基于NIOS的网络实时加/解密系统的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-6页 |
| 目录 | 第6-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7页 |
| ·国内外研究现状及发展趋势 | 第7-9页 |
| ·论文主要工作及创新 | 第9-10页 |
| ·论文结构 | 第10-11页 |
| 第二章 系统实现的数学模型 | 第11-21页 |
| ·伽罗瓦域运算法则 | 第11-14页 |
| ·AES算法描述 | 第14-21页 |
| 第三章 EDA技术及设计流程 | 第21-29页 |
| ·FPGA技术简介 | 第21-24页 |
| ·NiosⅡ技术简介 | 第24-26页 |
| ·NiosⅡ嵌入式系统设计流程 | 第26-29页 |
| 第四章 实时加/解密系统的设计与实现 | 第29-53页 |
| ·硬件设计 | 第29-46页 |
| ·AES组件的设计 | 第29-35页 |
| ·NIOS系统集成 | 第35-46页 |
| ·软件设计 | 第46-53页 |
| ·系统软件 | 第46-49页 |
| ·应用软件 | 第49-53页 |
| 第五章 仿真测试与性能分析 | 第53-65页 |
| ·AES组件的功能与时序仿真 | 第53-56页 |
| ·加/解密系统的测试 | 第56-63页 |
| ·模拟32总线手动输入测试 | 第57-61页 |
| ·基于Avalon总线的软件自动化测试 | 第61-63页 |
| ·性能分析 | 第63-65页 |
| ·核心模块时序分析 | 第63-64页 |
| ·系统性能分析 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| ·总结 | 第65页 |
| ·展望 | 第65-67页 |
| 附录 | 第67-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间取得的学术成果 | 第77-78页 |