| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-14页 |
| ·频率合成技术概述 | 第9-10页 |
| ·频率合成技术的发展 | 第10-12页 |
| ·本文的主要工作 | 第12-14页 |
| 第二章 频率合成技术的基本理论 | 第14-36页 |
| ·锁相频率合成技术 | 第14-24页 |
| ·锁相环的组成和工作原理 | 第14-18页 |
| ·锁相环工作过程定性分析 | 第18-22页 |
| ·锁相环性能分析 | 第22-24页 |
| ·直接数字频率合成技术 | 第24-32页 |
| ·DDS 的工作原理 | 第24-26页 |
| ·DDS 的组成部分 | 第26-27页 |
| ·DDS 的特点 | 第27页 |
| ·DDS 的频谱特性分析 | 第27-32页 |
| ·宽带、超宽带信号频率扩展技术 | 第32-36页 |
| ·DDS+倍频扩展频带技术 | 第32-33页 |
| ·DDS 上变频扩展频带技术 | 第33页 |
| ·DDS+PLL 扩展频带技术 | 第33-35页 |
| ·超宽带频率扩展 | 第35-36页 |
| 第三章 2~12GHZ 超宽带频率源的设计 | 第36-59页 |
| ·系统方案及可行性分析 | 第36-40页 |
| ·系统框图结构分析 | 第36-37页 |
| ·系统功能实现的可行性分析 | 第37-38页 |
| ·关键器件的选择 | 第38-39页 |
| ·系统相位噪声及杂散分析 | 第39-40页 |
| ·频率步进的分析 | 第40页 |
| ·DDS 部分的设计 | 第40-44页 |
| ·DDS 芯片AD9852 介绍 | 第40-41页 |
| ·DDS 输出频带的选择 | 第41-42页 |
| ·DDS 输出信号的滤波及放大设计 | 第42-44页 |
| ·PLL 部分的设计 | 第44-47页 |
| ·PLL 芯片ADF4113 | 第44页 |
| ·PLL 分频参数R 和N 的确定 | 第44-45页 |
| ·VCO 芯片DCMO-190410 | 第45-46页 |
| ·环路滤波器的设计 | 第46-47页 |
| ·单片机部分的设计 | 第47-48页 |
| ·单片机芯片PIC16F877A | 第47-48页 |
| ·PIC16F877A 的时钟电路 | 第48页 |
| ·放大倍频链路的设计 | 第48-54页 |
| ·放大倍频链路各部分电路的输出频率分配关系 | 第48-49页 |
| ·主要器件的选择 | 第49-51页 |
| ·微带滤波器和功分器的设计 | 第51-53页 |
| ·系统的功率分配关系 | 第53-54页 |
| ·系统的整体设计 | 第54-59页 |
| ·系统的接口关系 | 第54-55页 |
| ·软件部分的设计 | 第55页 |
| ·电磁兼容的设计 | 第55-59页 |
| 第四章 2~12GHZ 微波频率源的系统调试和结果分析 | 第59-71页 |
| ·单片机部分的调试 | 第59页 |
| ·DDS+PLL 部分的调试 | 第59-61页 |
| ·DDS 电路的调试 | 第59-60页 |
| ·DDS 与ADF4113 电路的联调 | 第60-61页 |
| ·环路滤波的调试 | 第61页 |
| ·放大倍频链路的调试 | 第61-62页 |
| ·整个系统的联调 | 第62页 |
| ·系统的测试结果与分析 | 第62-71页 |
| ·DDS+PLL 输出信号的杂散 | 第62-63页 |
| ·DDS+PLL 输出信号的相位噪声 | 第63-64页 |
| ·系统输出点频信号的杂散 | 第64-65页 |
| ·系统输出点频信号的相噪 | 第65-66页 |
| ·系统输出杂散较差的点频 | 第66-67页 |
| ·系统的跳频输出结果测试 | 第67-68页 |
| ·跳频时间的测试结果 | 第68页 |
| ·测试结果分析 | 第68-71页 |
| 第五章 结论 | 第71-72页 |
| 致谢 | 第72-75页 |
| 附录一 系统的接口关系 | 第75页 |
| 附录二 DDS+PLL 电路PROTEL 原理图 | 第75-76页 |
| 附录三 部分源程序代码 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78页 |