| 摘要 | 第1-2页 |
| Abstract | 第2-3页 |
| 目录 | 第3-5页 |
| 第一章 绪论 | 第5-8页 |
| ·研究背景及意义 | 第5页 |
| ·国内外研究现状 | 第5-6页 |
| ·主要研究内容 | 第6-7页 |
| ·论文组织结构 | 第7-8页 |
| 第二章 网络处理器软硬件体系结构 | 第8-22页 |
| ·网络处理器的功能和特征 | 第8-9页 |
| ·典型网络处理器硬件结构 | 第9-15页 |
| ·Intel XScale核心处理器 | 第11页 |
| ·微引擎(Microengines) | 第11-13页 |
| ·存储器体系结构 | 第13-15页 |
| ·其他硬件接口单元 | 第15页 |
| ·网络处理器软件结构 | 第15-22页 |
| ·Intel IXA软件框架 | 第16-19页 |
| ·网络处理器软件开发的关键环节 | 第19-20页 |
| ·网络处理器软件开发面临的主要问题 | 第20-22页 |
| 第三章 面向网络处理器的软件开发平台 | 第22-46页 |
| ·研究内容及现状 | 第22-26页 |
| ·相关编译理论 | 第26-30页 |
| ·主要翻译步骤 | 第26-27页 |
| ·编译器中的主要数据结构 | 第27页 |
| ·词法分析 | 第27-28页 |
| ·自顶向下的语法分析 | 第28-29页 |
| ·语义分析 | 第29-30页 |
| ·高层描述语言 | 第30-36页 |
| ·软件逻辑描述 | 第31-34页 |
| ·基于组件技术 | 第31-33页 |
| ·状态图的描述 | 第33-34页 |
| ·硬件结构描述 | 第34-36页 |
| ·软硬件映射的描述 | 第36页 |
| ·生成微码结构 | 第36-38页 |
| ·代码生成器的设计 | 第38-46页 |
| ·编程模型的设计 | 第38-40页 |
| ·词法分析 | 第40-42页 |
| ·语法和语义分析 | 第42-46页 |
| 第四章 基于网络处理器的链路调度组件 | 第46-64页 |
| ·链路调度算法的研究现状 | 第46-50页 |
| ·调度算法的性能指标 | 第47页 |
| ·常见队列调度算法概述 | 第47-50页 |
| ·基于轮循的调度算法 | 第47页 |
| ·基于GPS模型的PFQ调度算法 | 第47-49页 |
| ·基于时延的调度算法 | 第49-50页 |
| ·基于紧急度的轮循(URR)调度算法 | 第50-55页 |
| ·URR的研究 | 第50-52页 |
| ·URR算法实现的系统设计问题 | 第52-54页 |
| ·系统流水线的设计 | 第52页 |
| ·多层次位向量的设计 | 第52-53页 |
| ·紧急度索引表的设计 | 第53-54页 |
| ·系统的性能评价 | 第54-55页 |
| ·起始时间优先的动态窗函数(SFQ／DWCS)调度算法 | 第55-62页 |
| ·SFQ／DWCS算法研究 | 第55-60页 |
| ·SFQ算法研究 | 第55-57页 |
| ·DWCS算法研究 | 第57-59页 |
| ·SFQ／DWCS算法性能分析 | 第59-60页 |
| ·算法实现的设计问题 | 第60-62页 |
| ·系统流水线的设计 | 第60页 |
| ·算法的简化设计 | 第60-62页 |
| ·分组调度算法的研究展望 | 第62-64页 |
| 第五章 结束语 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录硕士期间发表论文 | 第67-68页 |
| 致谢 | 第68-69页 |