| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 图目录 | 第9-11页 |
| 表目录 | 第11-12页 |
| 1 绪论 | 第12-28页 |
| ·研究背景与意义 | 第12-14页 |
| ·嵌入式处理器低功耗技术 | 第14-19页 |
| ·应用级低功耗技术 | 第15-16页 |
| ·指令集架构级低功耗技术 | 第16页 |
| ·微体系结构级低功耗设计 | 第16-17页 |
| ·寄存器传输级低功耗设计 | 第17-18页 |
| ·物理级低功耗设计 | 第18-19页 |
| ·嵌入式处理器取指单元关键技术 | 第19-24页 |
| ·多级高速缓存技术 | 第21页 |
| ·分支预测技术 | 第21-24页 |
| ·论文研究基础 | 第24-26页 |
| ·论文研究内容和组织结构 | 第26-28页 |
| 2 指令高速缓存低功耗技术研究 | 第28-45页 |
| ·指令高速缓存功耗问题及相关研究回顾 | 第28-33页 |
| ·指令高速缓存功耗问题分析 | 第28-30页 |
| ·指令高速缓存相关研究回顾 | 第30-33页 |
| ·基于指令历史链接信息的路预测高速缓存低功耗技术 | 第33-43页 |
| ·指令历史链接表技术 | 第35-37页 |
| ·基于BTB复用和跳转历史链接表的两级跳转路预测架构 | 第37-39页 |
| ·基于指令历史链接信息的路预测高速缓存低功耗技术 | 第39-41页 |
| ·实验与分析 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 3 分支目标缓存低功耗技术研究 | 第45-65页 |
| ·分支目标缓存功耗问题及相关研究回顾 | 第45-50页 |
| ·分支目标缓存功耗问题分析 | 第45-47页 |
| ·分支目标缓存低功耗技术相关研究回顾 | 第47-50页 |
| ·基于循环体访问过滤的分支目标缓存低功耗技术 | 第50-63页 |
| ·基本原理 | 第50-52页 |
| ·循环体访问过滤技术 | 第52-55页 |
| ·分支跟踪补偿技术 | 第55-59页 |
| ·实验与分析 | 第59-63页 |
| ·本章小结 | 第63-65页 |
| 4 总结与展望 | 第65-67页 |
| ·论文研究工作总结 | 第65-66页 |
| ·今后工作的展望 | 第66-67页 |
| 参考文献 | 第67-72页 |
| 作者简历 | 第72页 |