现代微波PLL跳频源低相位噪声研究与设计
| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-8页 |
| 第一章 频率合成器概述 | 第8-12页 |
| 1．1 频率合成器的发展概述 | 第8-9页 |
| 1．2 频率合成技术近况及其展望 | 第9-11页 |
| 1．3 本文的主要研究内容和意义 | 第11-12页 |
| 第二章 锁相环（PLL）基本原理和理论 | 第12-19页 |
| 2．1 锁相环的基本原理 | 第12-14页 |
| 2．2 锁相环路的主要性能分析 | 第14-17页 |
| 2．2．1 锁相环的线性相位分析 | 第14-16页 |
| 2．2．2 锁相环路的捕获性能 | 第16-17页 |
| 2．2．3 锁相环路的跟踪性能 | 第17页 |
| 2．3 锁相环路的主要指标分析 | 第17-19页 |
| 第三章 锁相环的低相位噪声分析 | 第19-33页 |
| 3．1 相位噪声的概念 | 第19-20页 |
| 3．2 锁相环各组成部件相位噪声分析 | 第20-27页 |
| 3．2．1 鉴相器的噪声分析 | 第21-22页 |
| 3．2．2 压控振荡器的噪声分析 | 第22-25页 |
| 3．2．3 锁相环N分频器的噪声分析 | 第25-26页 |
| 3．2．4 放大器倍频器的噪声分析 | 第26-27页 |
| 3．3 锁相环系统的相位噪声分析 | 第27-33页 |
| 第四章 分数锁相环原理和应用 | 第33-37页 |
| 4．1 分数锁相环简介 | 第33页 |
| 4．2 分数锁相的工作原理 | 第33-37页 |
| 第五章 低相噪频率合成器的设计 | 第37-54页 |
| 5．1 锁相环的环路滤波器的设计 | 第37-45页 |
| 5．1．1 三阶无源源滤波器的设计 | 第37-40页 |
| 5．1．2 有源滤波器的设计 | 第40-42页 |
| 5．1．3 环路滤波器相位噪声分析及相噪计算 | 第42-45页 |
| 5．2 低相噪锁相环系统设计方案研究 | 第45-54页 |
| 5．2．1 微波DDS+PLL方案合成技术研究 | 第45-46页 |
| 5．2．2 窄带低相噪锁相设计 | 第46-47页 |
| 5．2．3 分数N低噪锁相源设计 | 第47页 |
| 5．2．4 微波频率合成M/N环路噪声研究 | 第47-50页 |
| 5．2．5 多环频率合成器 | 第50-52页 |
| 5．2．6 PSG单环微波频率合成 | 第52-54页 |
| 第六章 低噪声锁相环设计实例 | 第54-71页 |
| 6．1 低相噪混频锁相跳频源设计及调试 | 第54-62页 |
| 6．1．1 低噪声混频锁相方案原理 | 第54-55页 |
| 6．1．2 阶跃恢复二极管（SRD）倍频器设计 | 第55-60页 |
| 6．1．3 低噪声混频锁相环调试 | 第60-62页 |
| 6．2 低相噪窄带跳频锁相环设计及调试 | 第62-65页 |
| 6．3 低噪声QAM调制跳频源的设计及调试 | 第65-71页 |
| 结束语 | 第71-72页 |
| 致谢 | 第72-79页 |
