| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·课题研究内容 | 第12-13页 |
| ·文章的组织结构 | 第13-14页 |
| 第二章 BCH 编译码原理和算法研究 | 第14-26页 |
| ·BCH 码的纠错原理 | 第14-20页 |
| ·信道编码定理 | 第14-16页 |
| ·有限域理论 | 第16-19页 |
| ·BCH 码的定义 | 第19-20页 |
| ·BCH 码的编码算法 | 第20-21页 |
| ·BCH 码的译码算法 | 第21-25页 |
| ·计算伴随式 | 第21-22页 |
| ·求错误位置多项式 | 第22-24页 |
| ·钱(Chien)搜索 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 DVB-S2 中BCH 编码器的设计与实现 | 第26-42页 |
| ·串行编码器的设计 | 第26-31页 |
| ·生成多项式g(x ) | 第27-29页 |
| ·编码器的外部接口 | 第29-30页 |
| ·编码器的电路结构 | 第30-31页 |
| ·并行编码器的设计 | 第31-35页 |
| ·并行编码算法 | 第32-33页 |
| ·并行编码器的电路结构 | 第33-34页 |
| ·并行编码器的优化设计 | 第34-35页 |
| ·编码器的动态可配置 | 第35-38页 |
| ·编码器的动态配置方案 | 第36-37页 |
| ·编码器动态配置的设计实现 | 第37-38页 |
| ·编码器的仿真和综合结果 | 第38-41页 |
| ·串行编码器的仿真和综合 | 第38-40页 |
| ·并行编码器的仿真和综合 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 DVB-S2 中BCH 译码器的设计与实现 | 第42-63页 |
| ·有限域乘法器的设计 | 第42-47页 |
| ·通用乘法器的设计 | 第43-44页 |
| ·固定因子乘法器的设计 | 第44-45页 |
| ·不同有限域上的乘法器重构 | 第45-47页 |
| ·串行译码器的设计 | 第47-56页 |
| ·译码器的体系结构 | 第47-48页 |
| ·伴随式计算 | 第48-51页 |
| ·求错误位置多项式σ( x) | 第51-53页 |
| ·钱(Chien)搜索 | 第53-54页 |
| ·译码器的动态可配置 | 第54-55页 |
| ·译码器的流水线设计 | 第55-56页 |
| ·并行译码器的设计 | 第56-59页 |
| ·并行伴随式计算 | 第57-58页 |
| ·并行钱搜索 | 第58-59页 |
| ·译码器的仿真和综合结果 | 第59-62页 |
| ·串行译码器的仿真和综合 | 第60-61页 |
| ·并行译码器的仿真和综合 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 DVB-S2 中BCH 和LDPC 级联码的性能研究 | 第63-72页 |
| ·BCH 码的纠错性能 | 第63-66页 |
| ·编码通信系统的性能度量 | 第63-64页 |
| ·AWGN 信道模型 | 第64-65页 |
| ·DVB-S2 中BCH 码的纠错性能 | 第65-66页 |
| ·LDPC 码的纠错性能 | 第66-68页 |
| ·LDPC 的译码算法 | 第67-68页 |
| ·DVB-S2 中LDPC 码的纠错性能 | 第68页 |
| ·级联码的纠错性能 | 第68-71页 |
| ·BCH+LDPC 级联码的纠错性能 | 第69页 |
| ·RS+LDPC 级联码的纠错性能 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| ·课题总结 | 第72-73页 |
| ·课题展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 作者在学期间取得的学术成果 | 第79页 |
