DVB系统信道编码的研究与FPGA实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究的目的及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·本文的主要研究内容与组织结构 | 第12-13页 |
| 第2章 DVB系统信道编码总体结构 | 第13-24页 |
| ·DVB系统概述 | 第13-15页 |
| ·DVB系统结构 | 第13-14页 |
| ·DVB系统的标准 | 第14-15页 |
| ·DVB系统信道编码相关理论 | 第15-16页 |
| ·DVB系统信道编码功能模块设计 | 第16-21页 |
| ·DVB系统信道编码总体功能模块 | 第16-18页 |
| ·扰码发生器模块 | 第18-19页 |
| ·RS编码器模块 | 第19页 |
| ·交织器模块 | 第19-20页 |
| ·卷积编码器模块 | 第20-21页 |
| ·PFGA设计流程 | 第21-24页 |
| 第3章 DVB系统信道编码设计方案 | 第24-41页 |
| ·扰码发生器的设计方案 | 第24-26页 |
| ·DVB系统中的扰码原理 | 第24-25页 |
| ·m序列生成器 | 第25-26页 |
| ·DVB系统中扰码器程序设计流程 | 第26页 |
| ·RS编码器的算法研究与设计方案 | 第26-32页 |
| ·RS编码原理及算法 | 第27-29页 |
| ·RS(204,188)编码器的电路设计 | 第29-31页 |
| ·乘法器的优化设计 | 第31-32页 |
| ·卷积交织器的研究与设计 | 第32-37页 |
| ·卷积交织原理 | 第32-33页 |
| ·卷积交织器的电路设计 | 第33-36页 |
| ·卷积交织器程序设计流程图 | 第36-37页 |
| ·卷积编码的研究与设计 | 第37-39页 |
| ·卷积编码原理 | 第37-38页 |
| ·(2,1,7)卷积码的电路设计 | 第38-39页 |
| ·QPSK调制 | 第39-41页 |
| 第4章 DVB系统信道编码的FPGA实现与仿真 | 第41-49页 |
| ·系统开发平台 | 第41-42页 |
| ·器件的选择 | 第41-42页 |
| ·开发平台 | 第42页 |
| ·扰码发生器的实现与仿真 | 第42-43页 |
| ·RS编码器的实现与仿真 | 第43-45页 |
| ·卷积交织器的实现与仿真 | 第45-46页 |
| ·卷积编码器的实现与仿真 | 第46-47页 |
| ·QPSK调制的实现与仿真 | 第47-48页 |
| ·系统设计的改进 | 第48-49页 |
| 第5章 结论与展望 | 第49-51页 |
| ·本文总结 | 第49-50页 |
| ·前景展望 | 第50-51页 |
| 参考文献 | 第51-54页 |
| 致谢 | 第54-55页 |
| 攻读硕士学位期间发表的论文及参加的项目 | 第55页 |
