基于LUT的FPGA时序分析及后仿真实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·引言 | 第7-8页 |
| ·课题来源 | 第8页 |
| ·研究背景和研究意义 | 第8-9页 |
| ·论文内容及章节安排 | 第9-11页 |
| 第二章 FPGA结构及在布局布线中的建模 | 第11-21页 |
| ·FPGA基本结构 | 第11-15页 |
| ·可编程逻辑模块 | 第12-13页 |
| ·可编程I/O模块 | 第13页 |
| ·互连资源 | 第13-15页 |
| ·FPGA结构参数化建模方法 | 第15-20页 |
| ·逻辑模块建模 | 第16-17页 |
| ·I/O模块建模 | 第17页 |
| ·互连资源建模 | 第17-18页 |
| ·参数化建模的延时信息 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 布局布线后的时序分析 | 第21-37页 |
| ·布局布线后的时序信息 | 第22-25页 |
| ·时序图 | 第25-29页 |
| ·时序节点和时序边 | 第25-26页 |
| ·创建时序图 | 第26-28页 |
| ·时序图的特点 | 第28-29页 |
| ·基于时序图的时序分析算法 | 第29-34页 |
| ·可达节点延时计算 | 第29-32页 |
| ·关键路径时序分析 | 第32-34页 |
| ·实验结果 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 布局布线后仿真 | 第37-51页 |
| ·FPGA仿真简介 | 第37页 |
| ·前仿真回顾 | 第37-41页 |
| ·前仿真实现方案 | 第38页 |
| ·相关文件格式介绍 | 第38-41页 |
| ·后仿真设计及实现 | 第41-48页 |
| ·后仿真总体设计 | 第41-42页 |
| ·解析测试源文件 | 第42-43页 |
| ·解析真值表文件 | 第43-45页 |
| ·查找LUT配置信息 | 第45-48页 |
| ·生成后仿真VCD文件 | 第48页 |
| ·实验结果 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第五章 结论与展望 | 第51-53页 |
| ·本文总结 | 第51页 |
| ·前景展望 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 作者在读期间研究成果 | 第59-61页 |
| 附录A 论文中相关文件 | 第61-64页 |
