BCH编译码器的设计及验证
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题背景 | 第9-11页 |
| ·闪存中ECC的现状 | 第11页 |
| ·论文的主要工作 | 第11-13页 |
| 第二章 BCH码的理论基础 | 第13-30页 |
| ·数学基础 | 第13-19页 |
| ·群和域的基本概念 | 第14页 |
| ·有限域的基本概念 | 第14-17页 |
| ·有限域的构造与运算 | 第17-19页 |
| ·BCH码的基本理论 | 第19-29页 |
| ·线性分组码和循环码 | 第19-21页 |
| ·BCH码 | 第21-23页 |
| ·BCH码的编码原理 | 第23-25页 |
| ·BCH码的译码原理 | 第25-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 BCH编译码器的设计 | 第30-64页 |
| ·二元BCH码的参数描述 | 第30-32页 |
| ·编码器的设计 | 第32-38页 |
| ·串行BCH编码器的设计 | 第32-33页 |
| ·并行BCH编码器的设计 | 第33-36页 |
| ·编码器模块接口描述 | 第36-38页 |
| ·BCH译码器的设计 | 第38-56页 |
| ·乘法器设计 | 第38-40页 |
| ·伴随式模块的设计 | 第40-42页 |
| ·关键方程模块的设计 | 第42-53页 |
| ·BM算法的研究 | 第43-47页 |
| ·无求逆BM算法的研究 | 第47-49页 |
| ·简化iBM算法的研究 | 第49-53页 |
| ·钱搜索模块的设计 | 第53-54页 |
| ·译码器模块接口描述 | 第54-56页 |
| ·控制模块设计 | 第56-59页 |
| ·编码控制模块设计 | 第56-57页 |
| ·译码控制模块设计 | 第57-59页 |
| ·BCH IP核说明 | 第59-62页 |
| ·IP核结构及接口描述 | 第59-61页 |
| ·寄存器描述 | 第61-62页 |
| ·本章小结 | 第62-64页 |
| 第四章 OVM功能验证及FPGA验证 | 第64-85页 |
| ·OVM功能验证 | 第64-80页 |
| ·SystemVerilog与interface | 第64-65页 |
| ·OVM验证方法简介 | 第65-69页 |
| ·C-core验证平台设计 | 第69-79页 |
| ·验证平台整体描述 | 第69-71页 |
| ·ccore_down_vip的设计 | 第71-76页 |
| ·Predictor的设计 | 第76-78页 |
| ·Scoreboard的设计 | 第78-79页 |
| ·仿真结果分析 | 第79-80页 |
| ·FPGA验证 | 第80-84页 |
| ·FPGA验证简介 | 第80-81页 |
| ·BCH IP核的FPGA验证 | 第81-84页 |
| ·本章小节 | 第84-85页 |
| 第五章 总结和展望 | 第85-87页 |
| ·主要结论 | 第85-86页 |
| ·研究展望 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 图形目录（附录1） | 第89-91页 |
| 表格及算法目录（附录2） | 第91-92页 |
| 致谢 | 第92-93页 |
| 攻读硕士学位期间已发表或录用的论文 | 第93页 |
