| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-15页 |
| ·课题背景及研究意义 | 第8-9页 |
| ·相关技术的研究现状及分析 | 第9-13页 |
| ·JPEG2000图像压缩标准 | 第9-11页 |
| ·位平面编码 | 第11-13页 |
| ·主要研究内容及本文结构 | 第13-15页 |
| 第二章 位平面编码算法研究及改进 | 第15-29页 |
| ·位平面编码的基本概念 | 第15-18页 |
| ·JPEG2000的编解码系统 | 第15-16页 |
| ·位平面编码的思想 | 第16-18页 |
| ·基于三个通道扫描的编码 | 第18页 |
| ·位平面编码算法研究 | 第18-22页 |
| ·位平面编码的基本编码操作 | 第18-21页 |
| ·位平面编码的编码通道 | 第21-22页 |
| ·字级并行位平面编码算法的改进 | 第22-28页 |
| ·字级位平面编码算法 | 第22-26页 |
| ·多字并行位平面编码算法 | 第26页 |
| ·算法性能分析与比较 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 位平面编码算法仿真 | 第29-38页 |
| ·位平面编码流程 | 第29-36页 |
| ·位平面编码的预处理 | 第30-31页 |
| ·位平面编码四种编码方法 | 第31-33页 |
| ·位平面编码三个通道编码 | 第33-36页 |
| ·位平面编码的C语言仿真结果 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 JPEG2000中位平面编码器的VLSI结构设计 | 第38-55页 |
| ·高速位平面编码器的硬件系统架构设计 | 第38-42页 |
| ·各控制单元设计 | 第42-50页 |
| ·主控制单元 | 第42-43页 |
| ·有效性传播编码通道控制单元 | 第43-45页 |
| ·幅度细化编码通道控制单元 | 第45-47页 |
| ·清除编码通道控制单元 | 第47-50页 |
| ·四种上下文生成单元电路设计 | 第50-54页 |
| ·零编码上下文生成单元 | 第50-51页 |
| ·幅度细化编码上下文生成单元 | 第51-52页 |
| ·符号编码上下文生成单元 | 第52-53页 |
| ·游程编码上下文生成单元 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 系统仿真结果与性能分析 | 第55-59页 |
| ·系统测试方法 | 第55-56页 |
| ·系统功能仿真 | 第56-57页 |
| ·系统性能分析 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结论 | 第59-61页 |
| ·总结 | 第59-60页 |
| ·进一步研究展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 附录 | 第65-74页 |
| 附录一 部分C语言仿真代码 | 第65-68页 |
| 附录二 关键模块的Verilog代码 | 第68-73页 |
| 附录三 位平面编码器顶层图 | 第73-74页 |
| 致谢 | 第74-75页 |
| 攻读学位期间主要研究成果 | 第75页 |