一款高性能数字音频处理器的设计与实现
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-24页 |
| 1.1 论文的研究背景及意义 | 第18-19页 |
| 1.2 音频处理器的国内外研究现状和发展趋势 | 第19-21页 |
| 1.3 数字音频的相关概念 | 第21页 |
| 1.4 论文研究内容及章节安排 | 第21-24页 |
| 第二章 数字音频处理系统架构设计 | 第24-32页 |
| 2.1 系统的整体架构设计 | 第24-26页 |
| 2.2 DAP处理架构设计 | 第26-28页 |
| 2.2.1 DAP处理架构 | 第26-27页 |
| 2.2.2 DAP处理的数据格式 | 第27-28页 |
| 2.3 系统接口设计 | 第28-31页 |
| 2.3.1 控制接口设计 | 第28-29页 |
| 2.3.2 音频输入接口设计 | 第29-31页 |
| 2.4 小结 | 第31-32页 |
| 第三章 数字音频处理算法的设计 | 第32-62页 |
| 3.1 SRC模块算法设计 | 第32-38页 |
| 3.1.1 整数L倍上采样 | 第32-34页 |
| 3.1.2 整数M倍下采样 | 第34-35页 |
| 3.1.3 SRC滤波器设计 | 第35-38页 |
| 3.2 3D音效算法设计 | 第38-43页 |
| 3.3 EQ模块算法设计 | 第43-48页 |
| 3.3.1 均衡滤波器的设计 | 第43-47页 |
| 3.3.2 EQ模块滤波器参数 | 第47-48页 |
| 3.4 3band AGL和全频段AGL算法设计 | 第48-58页 |
| 3.4.1 动态范围控制 | 第48-54页 |
| 3.4.2 3band AGL和全频段AGL | 第54-58页 |
| 3.5 3阶Mash结构的Σ-Δ调制器设计 | 第58-60页 |
| 3.6 小结 | 第60-62页 |
| 第四章 系统硬件实现及FPGA验证 | 第62-86页 |
| 4.1 SRC模块的硬件实现 | 第62-69页 |
| 4.1.1 下采样模块的实现 | 第62-67页 |
| 4.1.2 上采样模块的实现 | 第67-69页 |
| 4.2 3D模块的硬件实现 | 第69-71页 |
| 4.3 EQ模块的硬件实现 | 第71-73页 |
| 4.4 3bandAGL和全频段AGL的硬件实现 | 第73-76页 |
| 4.5 DC模块和DE模块的实现 | 第76页 |
| 4.6 DAC模块实现 | 第76-79页 |
| 4.7 系统的FPGA验证 | 第79-84页 |
| 4.7.1 芯片验证的意义及方法 | 第79-80页 |
| 4.7.2 FPGA验证过程 | 第80-82页 |
| 4.7.3 FPGA验证结果 | 第82-84页 |
| 4.8 小结 | 第84-86页 |
| 第五章 系统的后端设计及芯片测试 | 第86-102页 |
| 5.1 数字后端设计 | 第86-87页 |
| 5.2 静态时序分析 | 第87-90页 |
| 5.3 系统的综合 | 第90-93页 |
| 5.3.1 系统综合过程 | 第90-91页 |
| 5.3.2 综合结果分析 | 第91-93页 |
| 5.4 系统的布局布线 | 第93-96页 |
| 5.5 芯片测试 | 第96-100页 |
| 5.5.1 测试平台设计 | 第96-97页 |
| 5.5.2 测试结果分析 | 第97-100页 |
| 5.6 小结 | 第100-102页 |
| 第六章 总结与展望 | 第102-104页 |
| 6.1 总结 | 第102-103页 |
| 6.2 展望 | 第103-104页 |
| 参考文献 | 第104-110页 |
| 致谢 | 第110-112页 |
| 作者简介 | 第112-114页 |
