基于DSP的激光陀螺姿态测量电路设计与实现
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究的背景及意义 | 第11-12页 |
| 1.2 姿态测量电路的研究现状 | 第12-13页 |
| 1.3 主要工作 | 第13-15页 |
| 第二章 激光陀螺姿态测量电路的特性分析及总体方案 | 第15-24页 |
| 2.1 姿态测量原理及构成 | 第15-16页 |
| 2.2 姿态测量电路功能分析 | 第16页 |
| 2.3 输入信号分析 | 第16-20页 |
| 2.3.1 激光陀螺的输出信号 | 第17-18页 |
| 2.3.2 加速度计的输出信号 | 第18-20页 |
| 2.4 输出信号分析 | 第20-21页 |
| 2.5 测量电路总体设计方案 | 第21-22页 |
| 2.6 本章小结 | 第22-24页 |
| 第三章 电源系统和FPGA软硬件的设计 | 第24-41页 |
| 3.1 电源系统设计 | 第24-28页 |
| 3.1.1 电源需求分析 | 第24-25页 |
| 3.1.2 电源设计方案 | 第25-26页 |
| 3.1.3 测试结果分析 | 第26-28页 |
| 3.2 FPGA外围电路设计 | 第28-32页 |
| 3.2.1 时钟电路 | 第28-29页 |
| 3.2.2 下载电路 | 第29-30页 |
| 3.2.3 电平转换电路 | 第30-31页 |
| 3.2.4 串行通信电路 | 第31-32页 |
| 3.3 FPGA内部逻辑模块设计 | 第32-40页 |
| 3.3.1 PLL模块 | 第33页 |
| 3.3.2 时钟同步模块 | 第33-34页 |
| 3.3.3 复位和硬件看门狗模块 | 第34-36页 |
| 3.3.4 鉴相计数模块 | 第36-37页 |
| 3.3.5 UART通信模块 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 基于DSP的姿态解算单元设计与实现 | 第41-51页 |
| 4.1 DSP解算单元硬件设计 | 第41-47页 |
| 4.1.1 工作模式配置 | 第41-42页 |
| 4.1.2 PLL滤波电路 | 第42-43页 |
| 4.1.3 JTAG下载电路 | 第43-44页 |
| 4.1.4 EMIF接口设计 | 第44-47页 |
| 4.2 DSP解算单元软件设计 | 第47-50页 |
| 4.2.1 CCS开发环境介绍 | 第47-48页 |
| 4.2.2 DSP程序设计 | 第48-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第五章 电路性能测试实验及分析 | 第51-66页 |
| 5.1 上位机测试程序设计 | 第51-53页 |
| 5.2 实验测试方案 | 第53-59页 |
| 5.2.1 惯性器件误差标定方案 | 第53-55页 |
| 5.2.2 导航解算精度测试方案 | 第55-59页 |
| 5.2.3 导航解算实时性测试方案 | 第59页 |
| 5.2.4 测量电路功耗和体积测试方案 | 第59页 |
| 5.3 实验结果及分析 | 第59-64页 |
| 5.3.1 惯性器件误差标定结果及分析 | 第60-61页 |
| 5.3.2 导航解算精度测试结果及分析 | 第61-62页 |
| 5.3.3 导航解算实时性测试结果及分析 | 第62-63页 |
| 5.3.4 测量电路功耗和体积测试结果及分析 | 第63-64页 |
| 5.4 本章小结 | 第64-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66页 |
| 6.2 下一步工作计划 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 作者在学期间取得的学术成果 | 第72页 |
