基于Nios Ⅱ软核双口RAM的核信号采集系统设计
摘要 | 第4-6页 |
Abstract | 第6-8页 |
第1章 引言 | 第11-18页 |
1.1 课题背景与意义 | 第11-13页 |
1.2 国内外研究现状 | 第13-16页 |
1.2.1 核信号测量系统的研究 | 第13-14页 |
1.2.2 Nios Ⅱ处理器与双口RAM研究 | 第14-16页 |
1.3 研究内容及特点 | 第16-17页 |
1.3.1 主要研究内容 | 第16-17页 |
1.4 论文结构安排 | 第17-18页 |
第2章 核信号测量原理及系统方案设计 | 第18-33页 |
2.1 核信号测量原理 | 第18-20页 |
2.1.1 放射性核素介绍 | 第18页 |
2.1.2 放射性核素测量原理 | 第18-20页 |
2.2 基于Nios Ⅱ嵌入式软核的测量方案设计 | 第20-21页 |
2.3 测量系统各模块的选型实现 | 第21-32页 |
2.3.1 核辐射探测部分 | 第21-22页 |
2.3.2 信号放大部分 | 第22-23页 |
2.3.3 信号处理部分 | 第23-29页 |
2.3.4 信号传输部分 | 第29页 |
2.3.5 电源部分 | 第29-32页 |
2.4 本章小结 | 第32-33页 |
第3章 系统核心电路设计 | 第33-40页 |
3.1 系统电源电路设计 | 第33-35页 |
3.1.1 DC-DC稳压模块设计 | 第33页 |
3.1.2 低压模拟/数字电源设计 | 第33-34页 |
3.1.3 高压电源模块设计 | 第34-35页 |
3.2 放大电路设计 | 第35页 |
3.3 DAC调理电路设计 | 第35-36页 |
3.4 ADC采样电路设计 | 第36-37页 |
3.5 FPGA处理器核心电路设计 | 第37-38页 |
3.6 数据传输通信电路设计 | 第38-39页 |
3.7 本章小结 | 第39-40页 |
第4章 Nios Ⅱ及双口RAM数据缓存设计 | 第40-56页 |
4.1 Nios Ⅱ嵌入式处理器介绍 | 第40-42页 |
4.1.1 Nios Ⅱ分类 | 第40-41页 |
4.1.2 Nios Ⅱ特点 | 第41-42页 |
4.2 双口RAM介绍 | 第42-45页 |
4.2.1 常用存储格式介绍 | 第42-43页 |
4.2.2 双口RAM接口介绍 | 第43-44页 |
4.2.3 双口RAM读取时序 | 第44-45页 |
4.3 Nios Ⅱ开发环境 | 第45-47页 |
4.3.1 Quartusii介绍 | 第46页 |
4.3.2 Qsys系统介绍 | 第46-47页 |
4.3.3 Eclipse(集成开发环境)介绍 | 第47页 |
4.4 Nios Ⅱ嵌入式处理器设计 | 第47-55页 |
4.4.1 Nios Ⅱ处理器设计 | 第48页 |
4.4.2 系统时钟设计 | 第48-49页 |
4.4.3 JTAG调试模块设计 | 第49-50页 |
4.4.4 IO设计 | 第50-51页 |
4.4.5 UART设计 | 第51-52页 |
4.4.6 SPI设计 | 第52-54页 |
4.4.7 双口RAM设计 | 第54-55页 |
4.5 本章小结 | 第55-56页 |
第5章 软件与相关算法设计 | 第56-64页 |
5.1 FPGAVerilog程序设计 | 第56-60页 |
5.1.1 Qsys硬件设计例化 | 第56-57页 |
5.1.2 滤波算法设计 | 第57-59页 |
5.1.3 双口RAM数据存储设计 | 第59-60页 |
5.2 EclipseC/C+程序设计 | 第60-63页 |
5.2.1 双口RAM数据读写设计 | 第60-61页 |
5.2.2 UART数据通信设计 | 第61-62页 |
5.2.3 SPI控制设计 | 第62-63页 |
5.3 本章小结 | 第63-64页 |
第6章 系统测试和数据分析 | 第64-69页 |
6.1 系统设计成果 | 第64-65页 |
6.2 系统实验测试平台 | 第65-66页 |
6.3 样品测试分析 | 第66-68页 |
6.3.1 ~(137)Cs测试分析 | 第66-67页 |
6.3.2 ~(60)Co测试分析 | 第67-68页 |
6.4 本章小结 | 第68-69页 |
结论 | 第69-71页 |
致谢 | 第71-73页 |
参考文献 | 第73-76页 |
攻读学位期间取得学术成果 | 第76页 |