| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 缩略词表 | 第15-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-18页 |
| 1.3 研究目的和意义 | 第18页 |
| 1.4 本文的研究内容与结构 | 第18-20页 |
| 第二章 FC-AE,以太网,CAN,1553B相关协议分析 | 第20-47页 |
| 2.1 FC概述 | 第20-23页 |
| 2.1.1 FC层次结构 | 第20-21页 |
| 2.1.2 FC帧格式 | 第21-22页 |
| 2.1.3 FC帧通用帧头 | 第22-23页 |
| 2.2 FC-AE-ASM协议分析 | 第23-25页 |
| 2.3 FC-AE-1553协议分析 | 第25-32页 |
| 2.3.1 FC-AE-1553网络结构 | 第25-26页 |
| 2.3.2 FC-AE-1553帧格式 | 第26-30页 |
| 2.3.2.1 FC-AE-1553命令帧 | 第26-28页 |
| 2.3.2.2 FC-AE-1553状态帧 | 第28-30页 |
| 2.3.2.3 FC-AE-1553数据帧 | 第30页 |
| 2.3.3 FC-AE-1553传输模式 | 第30-32页 |
| 2.4 MIL-STD-1553B总线协议概述 | 第32-37页 |
| 2.4.1 MIL-STD-1553B总线基本结构 | 第32-33页 |
| 2.4.2 MIL-STD-1553B字格式 | 第33-35页 |
| 2.4.2.1 MIL-STD-1553B命令字 | 第33-34页 |
| 2.4.2.2 MIL-STD-1553B状态字 | 第34-35页 |
| 2.4.2.3 MIL-STD-1553B数据字 | 第35页 |
| 2.4.3 MIL-STD-1553B消息的传输 | 第35-37页 |
| 2.5 以太网协议概述 | 第37-40页 |
| 2.5.1 以太网MAC层和以太网帧 | 第37-38页 |
| 2.5.2 TCP/IP协议与IP报文 | 第38-40页 |
| 2.6 CAN总线概述 | 第40-42页 |
| 2.6.1 CAN帧的种类 | 第41页 |
| 2.6.2 CAN帧的格式 | 第41-42页 |
| 2.7 PCIexpress总线概述 | 第42-45页 |
| 2.7.1 PCIexpress总线的层次结构 | 第43页 |
| 2.7.2 PCIexpress事务层和TLP报文 | 第43-45页 |
| 2.7.2.1 存储器读写TLP头格式 | 第44-45页 |
| 2.7.2.2 完成TLP头格式 | 第45页 |
| 2.8 本章小结 | 第45-47页 |
| 第三章 支持多业务接入和冗余功能的FC节点卡设计方案 | 第47-62页 |
| 3.1 节点卡设计方案框图 | 第47-48页 |
| 3.2 多业务接入和冗余功能设计 | 第48-57页 |
| 3.2.1 多业务接入功能设计 | 第49-54页 |
| 3.2.1.1 以太网数据封装格式 | 第50-52页 |
| 3.2.1.2 CAN数据封装格式 | 第52-54页 |
| 3.2.2 冗余通道功能设计 | 第54-57页 |
| 3.2.2.1 冗余发送模块功能设计 | 第55-56页 |
| 3.2.2.2 冗余接收模块功能设计 | 第56-57页 |
| 3.3 FC-AE-1553与MIL-STD-1553B协议桥功能设计 | 第57-61页 |
| 3.3.1 FC-AE-1553帧格式与1553B字格式的映射规则 | 第58-59页 |
| 3.3.2 FC-AE-1553与1553B协议桥接模式 | 第59-61页 |
| 3.4 本章小结 | 第61-62页 |
| 第四章 支持多业务接入和冗余功能的FC节点硬件逻辑实现 | 第62-89页 |
| 4.1 FC模块逻辑实现 | 第62-68页 |
| 4.1.1 GTXIP核 | 第62页 |
| 4.1.2 字同步模块逻辑实现 | 第62-64页 |
| 4.1.3 链路建立模块逻辑实现 | 第64页 |
| 4.1.4 链路稳定模块逻辑实现 | 第64-65页 |
| 4.1.5 FC接收模块逻辑实现 | 第65-66页 |
| 4.1.6 FC发送模块逻辑实现 | 第66-68页 |
| 4.2 多业务接入模块逻辑实现 | 第68-70页 |
| 4.3 冗余功能模块逻辑实现 | 第70-75页 |
| 4.3.1 冗余发送模块逻辑实现 | 第70-73页 |
| 4.3.2 冗余接收模块逻辑实现 | 第73-75页 |
| 4.4 DMA模块逻辑实现 | 第75-84页 |
| 4.4.1 PCI-eIP核 | 第75页 |
| 4.4.2 TLP报文接收模块逻辑实现 | 第75-77页 |
| 4.4.3 TLP报文发送模块逻辑实现 | 第77-79页 |
| 4.4.4 寄存器模块逻辑实现 | 第79页 |
| 4.4.5 读内存模块逻辑实现 | 第79-81页 |
| 4.4.6 写内存模块逻辑实现 | 第81-82页 |
| 4.4.7 中断模块逻辑实现 | 第82-84页 |
| 4.5 FC-AE-1553和MIL-STD-1553B协议桥模块逻辑实现 | 第84-88页 |
| 4.5.1 曼切斯特编码模块和解码模块逻辑实现 | 第84-85页 |
| 4.5.2 FC-AE-1553映射1553B模块逻辑实现 | 第85-86页 |
| 4.5.3 1553 B映射FC-AE-1553模块逻辑实现 | 第86-88页 |
| 4.6 本章小结 | 第88-89页 |
| 第五章 功能仿真与下板测试 | 第89-107页 |
| 5.1 功能仿真 | 第89-98页 |
| 5.1.1 FC模块功能仿真 | 第89-91页 |
| 5.1.2 DMA模块功能仿真 | 第91-93页 |
| 5.1.3 多业务接入模块功能仿真 | 第93页 |
| 5.1.4 冗余通道模块功能仿真 | 第93-95页 |
| 5.1.4.1 冗余发送模块功能仿真 | 第94页 |
| 5.1.4.2 冗余接收模块功能仿真 | 第94-95页 |
| 5.1.5 FC-AE-1553和MIL-STD-1553B协议桥模块功能仿真 | 第95-98页 |
| 5.1.5.1 FC-AE-1553映射1553B模块 | 第95-97页 |
| 5.1.5.2 1553 B映射FC-AE-1553模块 | 第97-98页 |
| 5.2 下板测试 | 第98-106页 |
| 5.2.1 多业务接入功能测试 | 第99-101页 |
| 5.2.2 协议桥功能测试 | 第101-106页 |
| 5.3 本章小结 | 第106-107页 |
| 第六章 总结与展望 | 第107-108页 |
| 6.1 总结 | 第107页 |
| 6.2 展望 | 第107-108页 |
| 致谢 | 第108-109页 |
| 参考文献 | 第109-110页 |
| 攻读硕士学位期间取得的成果 | 第110页 |
