井筒震电测井采集控制和传输电路的研究
摘要 | 第5-6页 |
abstract | 第6-7页 |
第一章 绪论 | 第11-16页 |
1.1 研究背景及意义 | 第11-12页 |
1.2 国内外研究历史和现状 | 第12-14页 |
1.3 课题研究内容 | 第14页 |
1.4 论文结构安排 | 第14-16页 |
第二章 震电测井原理和系统总体设计方案 | 第16-27页 |
2.1 震电测井基本原理 | 第16-18页 |
2.1.1 震电效应 | 第16页 |
2.1.2 震电测井系统工作原理 | 第16-18页 |
2.2 系统功能和主要技术指标 | 第18-19页 |
2.2.1 系统电路的功能要求 | 第18-19页 |
2.2.2 系统电路的技术指标 | 第19页 |
2.3 系统难点及解决思路 | 第19-20页 |
2.4 系统关键技术 | 第20-24页 |
2.4.1 累加平均法 | 第20-22页 |
2.4.2 SPI总线协议 | 第22页 |
2.4.3 UART协议 | 第22-23页 |
2.4.4 信号控制和处理技术 | 第23-24页 |
2.5 系统总体结构框图 | 第24-26页 |
2.6 本章小结 | 第26-27页 |
第三章 震电传输硬件电路设计 | 第27-42页 |
3.1 FPGA外围电路设计 | 第27-31页 |
3.1.1 XILINX系列FPGA简介 | 第27-28页 |
3.1.2 FPGA配置电路设计 | 第28-30页 |
3.1.3 FPGA外部时钟电路设计 | 第30-31页 |
3.2 触发信号差分转单端电路设计 | 第31-33页 |
3.3 数字隔离电路设计 | 第33-35页 |
3.4 通信接口电路设计 | 第35-38页 |
3.5 电源管理电路设计 | 第38-40页 |
3.6 PCB设计 | 第40-41页 |
3.7 本章小结 | 第41-42页 |
第四章 采集控制和传输控制电路逻辑设计 | 第42-58页 |
4.1 FPGA简介 | 第42-44页 |
4.1.1 FPGA结构和内部资源 | 第42页 |
4.1.2 FPGA设计流程 | 第42-44页 |
4.2 VerilogHDL语言 | 第44页 |
4.3 采集控制电路逻辑设计 | 第44-52页 |
4.3.1 采集控制电路工作流程 | 第44-45页 |
4.3.2 时钟分频模块逻辑设计 | 第45-46页 |
4.3.3 FSM状态机逻辑设计 | 第46-47页 |
4.3.4 ADC控制模块逻辑设计 | 第47-49页 |
4.3.5 累加平均模块逻辑设计 | 第49-52页 |
4.3.6 采集控制电路数据输出模块逻辑设计 | 第52页 |
4.4 传输控制电路逻辑设计 | 第52-57页 |
4.4.1 传输控制电路工作流程 | 第52-53页 |
4.4.2 时钟分频模块逻辑设计 | 第53-54页 |
4.4.3 FSM状态机逻辑设计 | 第54页 |
4.4.4 数据接收模块逻辑设计 | 第54-55页 |
4.4.5 UART输出模块逻辑设计 | 第55-57页 |
4.5 本章小节 | 第57-58页 |
第五章 震电信号的显示和处理 | 第58-69页 |
5.1 上位机软件开发 | 第58-65页 |
5.1.1 上位机软件功能及界面 | 第58-61页 |
5.1.2 上位机软件操作流程 | 第61-62页 |
5.1.3 上位机软件程序设计 | 第62-65页 |
5.2 震电信号处理的算法开发 | 第65-68页 |
5.2.1 时间速度相关算法原理 | 第65-67页 |
5.2.2 时间速度相关算法测试 | 第67-68页 |
5.3 本章小节 | 第68-69页 |
第六章 震电信号实验测试与结果分析 | 第69-83页 |
6.1 实验环境及设备 | 第69-70页 |
6.2 震电模拟井槽实验原理 | 第70-71页 |
6.3 震电模拟井槽实验 | 第71-82页 |
6.3.1 累加平均效果实验 | 第71-74页 |
6.3.2 声波发生器与接收阵列最佳间距实验 | 第74-76页 |
6.3.3 不同环境的模拟井槽实验 | 第76-82页 |
6.4 实验结果分析 | 第82页 |
6.5 本章小结 | 第82-83页 |
第七章 结束语 | 第83-84页 |
致谢 | 第84-85页 |
参考文献 | 第85-87页 |