| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第1章 绪论 | 第10-19页 |
| 1.1 快闪存储器简介 | 第10-13页 |
| 1.2 研究背景及意义 | 第13-18页 |
| 1.3 论文内容安排 | 第18-19页 |
| 第2章 ECC理论基础 | 第19-30页 |
| 2.1 ECC技术概述 | 第19-20页 |
| 2.2 BCH码介绍 | 第20-26页 |
| 2.2.1 GF(2~m)域简介 | 第20-22页 |
| 2.2.2 循环码检错原理 | 第22-23页 |
| 2.2.3 BCH编码原理 | 第23页 |
| 2.2.4 BCH解码原理 | 第23-26页 |
| 2.3 BCH码字的选择 | 第26-30页 |
| 第3章 ECC纠错电路设计与FPGA实现 | 第30-53页 |
| 3.1 Altera FPGA及其设计流程简介 | 第30-32页 |
| 3.2 闪存控制系统简介与ECC电路设计指标 | 第32-33页 |
| 3.3 BCH编码电路设计与FPGA实现 | 第33-37页 |
| 3.4 BCH解码电路设计与FPGA实现 | 第37-53页 |
| 3.4.1 解码器整体结构 | 第37-38页 |
| 3.4.2 伴随式计算模块设计与FPGA实现 | 第38-41页 |
| 3.4.3 关键方程系数计算模块设计与FPGA实现 | 第41-44页 |
| 3.4.4 钱搜索电路设计与FPGA实现 | 第44-50页 |
| 3.4.5 解码器模块级联 | 第50-53页 |
| 第4章 ECC电路仿真 | 第53-61页 |
| 4.1 BCH编码电路仿真 | 第53-55页 |
| 4.2 BCH解码电路仿真 | 第55-61页 |
| 4.2.1 伴随式计算模块电路仿真 | 第55-57页 |
| 4.2.2 关键方程计算模块电路仿真 | 第57-59页 |
| 4.2.3 钱搜索模块电路仿真 | 第59-60页 |
| 4.2.4 解码器级联仿真 | 第60-61页 |
| 第5章 总结与展望 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 附录 | 第68-76页 |
| 学位论文评阅及答辩情况表 | 第76页 |