| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-20页 |
| 1.1 论文研究背景与意义 | 第12-14页 |
| 1.2 国内外相关研究现状 | 第14-18页 |
| 1.2.1 粗粒度可重构SoC的可重构结构研究现状 | 第14-16页 |
| 1.2.2 微处理器性能分析研究现状 | 第16-17页 |
| 1.2.3 SoC性能分析研究现状 | 第17-18页 |
| 1.3 论文完成的主要工作 | 第18-19页 |
| 1.4 论文的组织结构 | 第19-20页 |
| 第二章 基于应用定制流水线的可重构SoC体系结构 | 第20-34页 |
| 2.1 基于ACRP的可重构SoC体系结构 | 第20-24页 |
| 2.1.1 基于ACRP的可重构SoC系统整体结构 | 第20-21页 |
| 2.1.2 基于ACRP的可重构协处理器体系结构 | 第21-24页 |
| 2.2 数据缓存系统 | 第24-26页 |
| 2.2.1 主存储器设计 | 第24-25页 |
| 2.2.2 共享总线控制器设计 | 第25-26页 |
| 2.3 基于多功能寄存器文件的高速缓存系统 | 第26-30页 |
| 2.3.1 多功能寄存器文件结构 | 第27-29页 |
| 2.3.2 多功能寄存器文件工作过程 | 第29-30页 |
| 2.4 多功能寄存器文件的高速配置信息缓存 | 第30-31页 |
| 2.5 可重构开关网络 | 第31-33页 |
| 2.6 本章小结 | 第33-34页 |
| 第三章 可重构协处理器性能分析模型 | 第34-42页 |
| 3.1 事务数据流图的定义与生成 | 第34-39页 |
| 3.1.1 事务数据流图的定义 | 第34-36页 |
| 3.1.2 事务数据流图的生成 | 第36-39页 |
| 3.2 可重构SoC性能分析模型构建 | 第39-41页 |
| 3.3 本章小结 | 第41-42页 |
| 第四章 性能分析模型搜索统计算法 | 第42-54页 |
| 4.1 应用程序特征分析 | 第42-48页 |
| 4.1.1 程序基本特征分析 | 第42-44页 |
| 4.1.2 程序循环特征分析 | 第44-48页 |
| 4.1.3 程序相关性特征分析 | 第48页 |
| 4.2 基于广度优先的基本块性能分析模型搜索算法 | 第48-50页 |
| 4.3 模块化性能分析统计方法 | 第50-53页 |
| 4.4 本章小结 | 第53-54页 |
| 第五章 可重构协处理器性能分析建模实验与结果分析 | 第54-63页 |
| 5.1 RTL级可重构流水线协处理器建模 | 第54-61页 |
| 5.1.1 可重构协处理器的Verilog HDL模型 | 第54-57页 |
| 5.1.2 配置信息的生成方法 | 第57-61页 |
| 5.2 性能分析模型建模与性能分析 | 第61-62页 |
| 5.3 小结 | 第62-63页 |
| 总结与展望 | 第63-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 作者在学期间取得的学术成果 | 第70页 |
