基于FPGA的高压电容测试平台控制系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.2 国内研究现状 | 第11-12页 |
| 1.3 课题研究目的和意义 | 第12页 |
| 1.4 论文的组织结构 | 第12-14页 |
| 2 高压电容测试平台总体方案 | 第14-20页 |
| 2.1 项目研究开发内容及目标 | 第14-15页 |
| 2.2 系统平台方案设计 | 第15-16页 |
| 2.3 系统控制方案设计 | 第16-20页 |
| 3 系统模块和放电参数设计 | 第20-30页 |
| 3.1 控制台与测试台的设计 | 第20-24页 |
| 3.2 电源模块设计 | 第24-25页 |
| 3.3 放电回路参数设计 | 第25-30页 |
| 4 硬件电路设计 | 第30-42页 |
| 4.1 FPGA处理器选择 | 第30-31页 |
| 4.2 时钟电路模块 | 第31-32页 |
| 4.3 下载电路和存储电路设计 | 第32-33页 |
| 4.4 供电电路模块 | 第33页 |
| 4.5 显示电路设计 | 第33-35页 |
| 4.6 矩阵键盘电路 | 第35-36页 |
| 4.7 峰值检波电路模块设计 | 第36-37页 |
| 4.8 无源瞬态大电流转换电压变换器设计 | 第37-39页 |
| 4.9 主控电路板设计 | 第39-42页 |
| 5 软件设计 | 第42-68页 |
| 5.1 顶层电路设计 | 第43-52页 |
| 5.1.1 顶层布局设计原理图 | 第43-45页 |
| 5.1.2 PLL锁相环模块 | 第45-48页 |
| 5.1.3 DIVF分频模块 | 第48-50页 |
| 5.1.4 DEBOUNCE消抖模块 | 第50页 |
| 5.1.5 模块电路的生成和调用 | 第50-52页 |
| 5.2 总电路设计 | 第52-56页 |
| 5.2.1 系统电路图 | 第52页 |
| 5.2.2 初始化系统电路 | 第52-56页 |
| 5.3 质量试验 | 第56-59页 |
| 5.4 有限状态机的应用 | 第59-60页 |
| 5.5 耐压试验 | 第60-63页 |
| 5.6 模数转换控制电路模块设计 | 第63-65页 |
| 5.7 引脚设置与下载 | 第65-68页 |
| 5.7.1 引脚的锁定 | 第65-66页 |
| 5.7.2 AS模式下载配置文件信息 | 第66-68页 |
| 6 系统调试 | 第68-73页 |
| 6.1 无源瞬态大电流转换电压转换器匹配方案设计 | 第68-69页 |
| 6.2 对干扰问题在硬件电路设计中采取的措施 | 第69-72页 |
| 6.3 放电回路的元器件参数的修正 | 第72-73页 |
| 7 试验台测试结果与分析 | 第73-76页 |
| 8 总结和展望 | 第76-78页 |
| 8.1 论文总结 | 第76-77页 |
| 8.2 未来展望 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 附录 | 第80-89页 |
| 个人简历、在学期间发表的学术论文及研究成果 | 第89-90页 |
| 致谢 | 第90页 |
