| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 导论 | 第6-21页 |
| 1.1 引言 | 第6-7页 |
| 1.2 新型非挥发存储体系分类 | 第7-12页 |
| 1.2.1 EPROM | 第7-8页 |
| 1.2.2 EEPROM | 第8页 |
| 1.2.3 Flash存储器 | 第8-10页 |
| 1.2.4 MRAM | 第10-11页 |
| 1.2.5 FeRAM | 第11-12页 |
| 1.3 非挥发存储体系的最新发展 | 第12-20页 |
| 1.3.1 PRAM | 第13-18页 |
| 1.3.2 RRAM | 第18-20页 |
| 1.4 论文的组织结构 | 第20-21页 |
| 第2章 阻变存储单元的版图优化 | 第21-39页 |
| 2.1 研究背景 | 第21-23页 |
| 2.2 现有的解决方案 | 第23页 |
| 2.3 本论文的解决方案 | 第23-27页 |
| 2.3.1 版图优化方案一——存储介质的布局 | 第23-25页 |
| 2.3.2 版图优化方案二——平面氧化/开孔氧化 | 第25-27页 |
| 2.4 本论文解决方案——性能评估 | 第27-28页 |
| 2.4.1 2.5V的管子在低阻下饱和电流大小 | 第27-28页 |
| 2.4.2 4V forming电压下的lifetime | 第28页 |
| 2.5 可靠性问题 | 第28-31页 |
| 2.5.1 改进方案一 | 第30-31页 |
| 2.5.2 改进方案二 | 第31页 |
| 2.6 版图设计中应注意的其他问题 | 第31-35页 |
| 2.6.1 加屏蔽线 | 第31-32页 |
| 2.6.2 增加冗余器件提高匹配度 | 第32-33页 |
| 2.6.3 走线的技巧 | 第33页 |
| 2.6.4 天线效应的防止 | 第33-34页 |
| 2.6.5 保护环的添加 | 第34-35页 |
| 2.7 总结——比较3.3V/2.5V/1.2V各管子 | 第35-39页 |
| 第3章 匹配阻变存储器阵列的译码器设计 | 第39-62页 |
| 3.1 译码器基本原理 | 第39-42页 |
| 3.2 译码器设计及相关问题 | 第42-48页 |
| 3.2.1 Floorplan与译码器布局 | 第42-44页 |
| 3.2.2 行译码器和字线驱动的设计及版图 | 第44-47页 |
| 3.2.3 列译码器和列选择器的设计 | 第47-48页 |
| 3.3 本论文的解决方案 | 第48-58页 |
| 3.3.1 多级驱动 | 第48-50页 |
| 3.3.2 level shift设计 | 第50-55页 |
| 3.3.3 仿真验证 | 第55-58页 |
| 3.4 译码器芯片测试 | 第58-62页 |
| 3.4.1 Row Decoder | 第58-59页 |
| 3.4.2 Column Decoder | 第59-61页 |
| 3.4.3 测试结果 | 第61-62页 |
| 第4章 阻变存储单元的HSPICE模型 | 第62-72页 |
| 4.1 双通道模型实现机理 | 第63-66页 |
| 4.2 分立器件模型 | 第66-67页 |
| 4.3 实验仿真结果 | 第67-71页 |
| 4.3.1 RRAM SPICE MODEL电学特性仿真 | 第67-68页 |
| 4.3.2 RRAM SPICE MODEL读写操作的仿真 | 第68-70页 |
| 4.3.3 RRAM SPICE MODEL在双通道模式下的仿真 | 第70-71页 |
| 4.4 小结 | 第71-72页 |
| 第5章 总结与展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 论文及专利发表情况 | 第76-77页 |
| 致谢 | 第77-78页 |
| 保密协议 | 第78-79页 |
