基于动态可重构的双模冗余系统可靠性设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·容错理论概述及现状 | 第9-10页 |
| ·可重构理论概述及现状 | 第10-11页 |
| ·本课题研究意义及主要工作 | 第11-13页 |
| 第二章 动态可重构技术 | 第13-21页 |
| ·可重构技术原理 | 第13-15页 |
| ·FPGA 动态可重构 | 第15-16页 |
| ·基于 SRAM 型 FPGA 架构 | 第16-21页 |
| 第三章 可信系统容错方法 | 第21-41页 |
| ·容错系统可信指标 | 第21-22页 |
| ·太空辐射干扰效应 | 第22-24页 |
| ·硬件冗余容错 | 第24-33页 |
| ·被动硬件冗余 | 第25-28页 |
| ·主动硬件冗余 | 第28-32页 |
| ·混合硬件冗余 | 第32-33页 |
| ·信息冗余容错 | 第33-39页 |
| ·编码技术原理 | 第34-35页 |
| ·奇偶检错校验 | 第35-37页 |
| ·汉明纠错校验 | 第37-38页 |
| ·其他检错纠错码 | 第38-39页 |
| ·系统容错方法总结 | 第39-41页 |
| 第四章 DMRC 可重构容错系统设计 | 第41-55页 |
| ·DMRC 可重构容错系统整体设计 | 第41-42页 |
| ·系统双模冗余设计 | 第42-45页 |
| ·硬件冗余可靠度对比 | 第42-44页 |
| ·比较控制设计 | 第44-45页 |
| ·系统编码检测设计 | 第45-48页 |
| ·运算奇偶校验设计 | 第46-48页 |
| ·系统动态可重构设计 | 第48-50页 |
| ·备用模块待命设计 | 第48-50页 |
| ·故障模块修复设计 | 第50页 |
| ·片上系统 SoC 设计 | 第50-53页 |
| ·PowerPC 处理系统设计 | 第51-53页 |
| ·System ACE 配置 | 第53-55页 |
| 第五章 DMRC 可重构容错系统实现 | 第55-85页 |
| ·设计平台及开发工具 | 第55-56页 |
| ·系统具体实施方案 | 第56-65页 |
| ·系统功能具体设计 | 第56-61页 |
| ·控制模块 HDL 设计 | 第61-65页 |
| ·片上处理器系统设计 | 第65-69页 |
| ·EDK 处理器系统搭建 | 第65-67页 |
| ·中断控制器设计 | 第67-69页 |
| ·系统硬件设计实现 | 第69-74页 |
| ·计划与综合 | 第69-70页 |
| ·PlanAhead 预算 | 第70-72页 |
| ·局部重构设计规划检查 | 第72页 |
| ·静态模块实现 | 第72页 |
| ·局部重构模块实现 | 第72页 |
| ·设计合并 | 第72-73页 |
| ·软硬件协同 | 第73页 |
| ·比特流下载测试 | 第73-74页 |
| ·功能仿真与验证 | 第74-85页 |
| ·验证平台 | 第74页 |
| ·系统功能仿真测试 | 第74-80页 |
| ·系统功能验证 | 第80-85页 |
| 第六章 总结与展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 攻硕期间研究成果 | 第89-90页 |
