| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 叠层片式压敏电阻器的发展概况及现状 | 第10-14页 |
| 1.1.1 叠层片式压敏电阻器的结构及发展趋势 | 第11-13页 |
| 1.1.2 叠层片式压敏电阻器小型化的现状 | 第13-14页 |
| 1.2 压敏功能陶瓷材料的现状 | 第14页 |
| 1.3 叠层片式压敏电阻器的制作工艺现状 | 第14-15页 |
| 1.4 本论文的选题和研究内容 | 第15-17页 |
| 第二章 叠层片式压敏电阻器的结构设计研究 | 第17-27页 |
| 2.1 叠层片式压敏电阻器的参数设计 | 第17页 |
| 2.2 叠层片式压敏电阻器结构设计 | 第17-26页 |
| 2.2.1 高容量叠层片式压敏电阻器内电极结构设计 | 第18-22页 |
| 2.2.2 低容量叠层片式压敏电阻器内电极结构 | 第22-25页 |
| 2.2.3 端电极结构设计 | 第25-26页 |
| 2.3 小结 | 第26-27页 |
| 第三章 叠层片式压敏电阻器的材料研究 | 第27-34页 |
| 3.1 叠层片式压敏电阻器的基体材料 | 第27-30页 |
| 3.2 内电极导体浆料 | 第30-31页 |
| 3.3 端电极银浆 | 第31-33页 |
| 3.4 小结 | 第33-34页 |
| 第四章 叠层片式压敏电阻器的制备工艺研究 | 第34-54页 |
| 4.1 叠层片式压敏电阻器的制备工艺 | 第34-37页 |
| 4.1.1 叠层片式压敏电阻器的生产工艺流程 | 第34-36页 |
| 4.1.2 叠层片式压敏电阻器的主要成型方法 | 第36-37页 |
| 4.2 小型化叠层片式压敏电阻器的关键制造技术 | 第37-53页 |
| 4.2.1 流延技术 | 第37-43页 |
| 4.2.1.1 配料球磨 | 第37-43页 |
| 4.2.2 成型技术 | 第43-45页 |
| 4.2.3 共烧技术 | 第45-47页 |
| 4.2.4 表面处理技术 | 第47-51页 |
| 4.2.4.1 表面处理方法 | 第47-48页 |
| 4.2.4.2 表面处理液的制备 | 第48-50页 |
| 4.2.4.3 表面处理工艺 | 第50-51页 |
| 4.2.5 端电极制备技术 | 第51-53页 |
| 4.2.5.1 底层端电极制备 | 第51-53页 |
| 4.2.5.2 电镀 | 第53页 |
| 4.3 小结 | 第53-54页 |
| 第五章 结论和展望 | 第54-55页 |
| 5.1 总结 | 第54页 |
| 5.2 前景展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 作者攻硕期间取得的成果 | 第58-59页 |