低信噪比MIMO通信平台的设计与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 缩略语 | 第9-10页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 MIMO通信系统的背景与发展 | 第10-11页 |
| 1.2 MIMO通信平台国内外研究现状 | 第11-12页 |
| 1.3 论文章节安排 | 第12-13页 |
| 第二章 MIMO系统基本原理分析 | 第13-27页 |
| 2.1 MIMO通信系统模型 | 第13-14页 |
| 2.2 MIMO系统信道容量 | 第14-17页 |
| 2.3 空时编码的设计 | 第17-27页 |
| 2.3.1 空时编码的基本原理 | 第17-19页 |
| 2.3.2 空时块编码 | 第19-21页 |
| 2.3.3 分层空时码 | 第21-23页 |
| 2.3.4 空时格码 | 第23-25页 |
| 2.3.5 三种编码性能对比 | 第25-27页 |
| 第三章 系统设计 | 第27-45页 |
| 3.1 系统收发端设计 | 第27-36页 |
| 3.1.1 格雷序列分析与设计 | 第27-29页 |
| 3.1.2 发端模型设计 | 第29-35页 |
| 3.1.3 收端模型设计 | 第35-36页 |
| 3.2 导频设计 | 第36-37页 |
| 3.3 接收机相关检测 | 第37-40页 |
| 3.4 捕获与跟踪方案设计 | 第40-45页 |
| 3.4.1 捕获 | 第40-42页 |
| 3.4.2 跟踪 | 第42-45页 |
| 第四章 硬件平台设计与实现 | 第45-60页 |
| 4.1 系统电源 | 第45-49页 |
| 4.1.1 FPGA 电源 | 第46-48页 |
| 4.1.2 DSP 电源 | 第48-49页 |
| 4.1.3 其他电源 | 第49页 |
| 4.1.4 系统上电顺序 | 第49页 |
| 4.2 系统时钟 | 第49-51页 |
| 4.3 基带处理 | 第51-52页 |
| 4.3.1 基带接口 | 第51-52页 |
| 4.3.2 发送接收时序 | 第52页 |
| 4.4 中频接口 | 第52-55页 |
| 4.4.1 发送端中频接口 | 第52-54页 |
| 4.4.2 接收端中频接口 | 第54-55页 |
| 4.5 数据传输、存储接口 | 第55-60页 |
| 4.5.1 RapidIO | 第56-57页 |
| 4.5.2 千兆网口 | 第57-58页 |
| 4.5.3 DDR3 | 第58-60页 |
| 第五章 FPGA实现 | 第60-73页 |
| 5.1 发送端实现 | 第60-62页 |
| 5.2 中频接收与同步实现 | 第62-67页 |
| 5.2.1 收端解调 | 第62-64页 |
| 5.2.2 根升余弦滤波器 | 第64-65页 |
| 5.2.3 同步 | 第65-67页 |
| 5.3 高速接口实现 | 第67-73页 |
| 5.3.1 RapidIO | 第67-70页 |
| 5.3.2 千兆网口 | 第70-71页 |
| 5.3.3 DDR3 | 第71-73页 |
| 第六章 结束语 | 第73-75页 |
| 6.1 本文研究成果 | 第73页 |
| 6.2 下一步的工作 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
| 攻读学位期间发表或已录用的学术论文 | 第78页 |
