低存储量CCSDS-Turbo码译码器的设计与FPGA实现
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10-12页 |
| 1.1.1 信道编码理论的发展 | 第10-11页 |
| 1.1.2 Turbo码研究现状 | 第11页 |
| 1.1.3 CCSDS组织中Turbo码 | 第11-12页 |
| 1.2 课题研究的主要内容 | 第12-13页 |
| 1.3 论文的组织结构 | 第13-14页 |
| 第二章 TURBO码原理及其编译码算法 | 第14-32页 |
| 2.1 TURBO码编码原理 | 第14-18页 |
| 2.1.1 典型Turbo码编码器 | 第14-15页 |
| 2.1.2 递归系统卷积码(RSC) | 第15-17页 |
| 2.1.3 交织器 | 第17-18页 |
| 2.2 TURBO码编译码器 | 第18-21页 |
| 2.2.1 CCSDS-Turbo码编码器描述 | 第18-19页 |
| 2.2.2 CCSDS-Turbo码编码框图 | 第19-20页 |
| 2.2.3 Turbo码译码器 | 第20-21页 |
| 2.3 TURBO码译码算法 | 第21-29页 |
| 2.3.1 MAP算法 | 第21-26页 |
| 2.3.2 LOG_MAP算法 | 第26-28页 |
| 2.3.3 MAX-LOG-MAP算法 | 第28页 |
| 2.3.4 Scale模式译码算法 | 第28-29页 |
| 2.4 定点模算法 | 第29-30页 |
| 2.5 本章小结 | 第30-32页 |
| 第三章 TURBO码译码器性能分析及关键架构设计 | 第32-50页 |
| 3.1 TURBO码译码器性能分析 | 第32-38页 |
| 3.1.1 错误平层 | 第32-34页 |
| 3.1.2 译码算法对性能的影响 | 第34-38页 |
| 3.2 TURBO码译码器关键架构设计 | 第38-49页 |
| 3.2.1 并行化设计 | 第38-40页 |
| 3.2.2 加窗设计 | 第40-43页 |
| 3.2.3 新型交织/解交织设计 | 第43-46页 |
| 3.2.4 外信息存储设计 | 第46-49页 |
| 3.3 本章小结 | 第49-50页 |
| 第四章 TURBO码译码器的FPGA实现 | 第50-66页 |
| 4.1 译码器FPGA实现总体架构 | 第50-52页 |
| 4.2 时序与流程控制 | 第52页 |
| 4.3 译码器SISO设计 | 第52-59页 |
| 4.3.1 SISO单元总体结构 | 第52-53页 |
| 4.3.2 转移度量计算与蝶形运算 | 第53-56页 |
| 4.3.3 前后向度量值计算 | 第56-57页 |
| 4.3.4 似然比计算 | 第57-59页 |
| 4.4 交织/解交织实现 | 第59-60页 |
| 4.4.1 交织子块编号计算 | 第59页 |
| 4.4.2 子块偏移地址计算 | 第59-60页 |
| 4.5 外信息存储设计 | 第60-61页 |
| 4.6 译码器实现性能 | 第61-63页 |
| 4.7 野外测试 | 第63页 |
| 4.8 本章小结 | 第63-66页 |
| 第五章 总结与展望 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72页 |
