| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 研究背景及意义 | 第15-17页 |
| 1.2 研究现状和发展趋势 | 第17-18页 |
| 1.2.1 多核处理技术发展概况 | 第17-18页 |
| 1.2.2 高速总线发展概况 | 第18页 |
| 1.3 论文内容及安排 | 第18-21页 |
| 第二章 系统硬件设计 | 第21-41页 |
| 2.1 系统设计 | 第21-24页 |
| 2.1.1 系统需求分析 | 第21页 |
| 2.1.2 系统设计方案 | 第21-23页 |
| 2.1.3 核心器件选型 | 第23-24页 |
| 2.2 电源设计 | 第24-31页 |
| 2.2.1 系统电源需求分析 | 第24-25页 |
| 2.2.2 电源设计方案 | 第25-31页 |
| 2.3 时钟设计 | 第31-33页 |
| 2.3.1 时钟需求分析 | 第31-32页 |
| 2.3.2 系统时钟设计方案 | 第32-33页 |
| 2.4 高速缓存模块设计 | 第33-34页 |
| 2.5 程序存储模块设计 | 第34-36页 |
| 2.5.1 FPGA配置与动态刷新电路 | 第34-35页 |
| 2.5.2 DSP程序存储器电路 | 第35-36页 |
| 2.6 高速数据链路设计 | 第36-39页 |
| 2.6.1 高速总线技术简介 | 第36-37页 |
| 2.6.2 系统对外高速接.链路 | 第37-38页 |
| 2.6.3 FPGA和DSP之间高速接.电路 | 第38-39页 |
| 2.7 本章小结 | 第39-41页 |
| 第三章 多核程序设计 | 第41-51页 |
| 3.1 多核程序设计框架 | 第41-47页 |
| 3.1.1 多核程序设计模型 | 第41-43页 |
| 3.1.2 TMS320C6678多核通信与同步机制 | 第43-44页 |
| 3.1.3 二维快速傅里叶变换的多核实现 | 第44-47页 |
| 3.2 多核自启动设计 | 第47-50页 |
| 3.2.1 TMS320C6678多核自启动机制 | 第47-48页 |
| 3.2.2 多核镜像制作 | 第48-50页 |
| 3.3 本章小结 | 第50-51页 |
| 第四章 图像压缩算法在多核DSP上的实现 | 第51-73页 |
| 4.1 基于小波变换和SPIHT算法的图像压缩理论 | 第51-57页 |
| 4.1.1 二维小波变换 | 第51-53页 |
| 4.1.2 SPIHT编码算法概述 | 第53-56页 |
| 4.1.3 SPIHT提升算法 | 第56-57页 |
| 4.2 图像压缩算法多核DSP实现 | 第57-65页 |
| 4.2.1 算法移植与调试方案 | 第57-58页 |
| 4.2.2 DSP软件实施方案 | 第58-59页 |
| 4.2.3 主核软件设计 | 第59-63页 |
| 4.2.4 从核软件设计 | 第63-64页 |
| 4.2.5 压缩算法软件流程 | 第64-65页 |
| 4.3 DSP程序优化 | 第65-67页 |
| 4.3.1 C66xx系列DSP内核特点 | 第65页 |
| 4.3.2 程序优化策略 | 第65-67页 |
| 4.4 优化结果与分析 | 第67-71页 |
| 4.5 本章小结 | 第71-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 论文工作总结 | 第73页 |
| 5.2 论文工作展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |