基于CPU缓存的进程绑定研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文的主要工作 | 第11-12页 |
| 1.4 论文的组织结构 | 第12-14页 |
| 第2章 CPU缓存机制研究现状 | 第14-26页 |
| 2.1 缓存原理及关键技术 | 第14-15页 |
| 2.2 地址映射 | 第15-19页 |
| 2.2.1 全相连映射 | 第15-16页 |
| 2.2.2 直相连映射 | 第16-18页 |
| 2.2.3 组相连映射 | 第18-19页 |
| 2.3 数据一致性 | 第19-20页 |
| 2.4 缓存层次划分 | 第20-22页 |
| 2.4.1 按路划分 | 第20-21页 |
| 2.4.2 按页划分 | 第21-22页 |
| 2.5 缓存替换策略 | 第22-24页 |
| 2.5.1 经典缓存替换算法 | 第22-24页 |
| 2.6 本章小结 | 第24-26页 |
| 第3章 CPU缓存机制优化及GEM5实现架构 | 第26-36页 |
| 3.1 CPU缓存替换策略优化 | 第26-31页 |
| 3.1.1 基于最近使用时间的缓存替换算法 | 第26-27页 |
| 3.1.2 基于使用频率的缓存替换算法 | 第27-29页 |
| 3.1.3 基于LRU的替换策略 | 第29-31页 |
| 3.2 其他CPU缓存优化策略 | 第31-32页 |
| 3.3 基于进程绑定的IBP缓存替换算法 | 第32-33页 |
| 3.4 Gem5实现架构 | 第33-34页 |
| 3.4.1 Gem5全系统模拟架构 | 第33-34页 |
| 3.4.2 Gem5模拟平台仿真模型 | 第34页 |
| 3.5 本章小结 | 第34-36页 |
| 第4章 基于进程绑定的IBP替换算法设计 | 第36-46页 |
| 4.1 问题概述 | 第36页 |
| 4.2 LRU替换算法的不足 | 第36-39页 |
| 4.2.1 末级缓存的抖动现象 | 第36-38页 |
| 4.2.2 LRU的不公平性 | 第38-39页 |
| 4.3 基于进程绑定的IBP替换算法设计 | 第39-45页 |
| 4.3.1 进程绑定方案设计 | 第39-40页 |
| 4.3.2 IBP替换算法设计 | 第40-45页 |
| 4.4 本章小结 | 第45-46页 |
| 第5章 基于进程绑定的IBP替换算法实现 | 第46-62页 |
| 5.1 进程绑定实现 | 第46-47页 |
| 5.2 IBP替换算法实现 | 第47-52页 |
| 5.2.1 IBP替换算法模块的建立 | 第47-49页 |
| 5.2.2 IBP替换算法的实现 | 第49-52页 |
| 5.3 实验环境 | 第52-54页 |
| 5.3.1 负载组成 | 第53-54页 |
| 5.4 实验方案 | 第54-55页 |
| 5.5 实验结果及分析 | 第55-61页 |
| 5.6 本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-70页 |
| 攻读硕士学位期间所发表的学术成果 | 第70-72页 |
| 致谢 | 第72页 |
