基于伪码测距的高精度时间同步技术研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 本论文研究的背景和意义 | 第9-10页 |
| 1.2 国内外研究现状及发展趋势 | 第10-12页 |
| 1.2.1 时间同步技术的发展 | 第10页 |
| 1.2.2 伪码测距技术的发展及现状 | 第10-11页 |
| 1.2.3 伪码测距同步技术 | 第11-12页 |
| 1.3 本研究工作的主要内容及结构安排 | 第12-13页 |
| 第2章 伪码测距时间同步系统基本理论分析 | 第13-24页 |
| 2.1 直接序列扩频基本原理 | 第13-14页 |
| 2.2 系统信号体制设计 | 第14-17页 |
| 2.2.1 测距PN码及特性分析 | 第14-16页 |
| 2.2.2 发端信号结构及特点 | 第16-17页 |
| 2.3 伪码测距原理与方法分析 | 第17-21页 |
| 2.3.1 伪码测距一般原理 | 第17-18页 |
| 2.3.2 同步转发测距 | 第18-21页 |
| 2.4 时间同步脉冲产生原理 | 第21-23页 |
| 2.5 小结 | 第23-24页 |
| 第3章 伪码测距时间同步系统同步技术研究 | 第24-48页 |
| 3.1 引言 | 第24页 |
| 3.2 捕获技术研究 | 第24-34页 |
| 3.2.1 捕获数学建模 | 第24-25页 |
| 3.2.2 捕获方法分析 | 第25-30页 |
| 3.2.3 捕获性能分析 | 第30-34页 |
| 3.3 锁相环理论 | 第34-38页 |
| 3.3.1 锁相环基本工作原理 | 第34-36页 |
| 3.3.2 环路滤波器 | 第36-37页 |
| 3.3.3 模拟锁相环的数字化 | 第37-38页 |
| 3.4 载波跟踪技术 | 第38-42页 |
| 3.4.1 载波跟踪环路基本结构 | 第38-40页 |
| 3.4.2 载波跟踪环鉴相器算法和性能 | 第40-41页 |
| 3.4.3 载波跟踪环测量误差分析 | 第41-42页 |
| 3.5 伪码跟踪技术 | 第42-47页 |
| 3.5.1 非相干延迟锁定环基本结构(DDLL) | 第43-44页 |
| 3.5.2 非相干伪码跟踪环鉴相器设计 | 第44-45页 |
| 3.5.3 环路滤波器的设计 | 第45-46页 |
| 3.5.4 伪码跟踪环的跟踪精度和跟踪门限 | 第46-47页 |
| 3.6 小结 | 第47-48页 |
| 第4章 测距系统设计与同步算法实现 | 第48-63页 |
| 4.1 引言 | 第48页 |
| 4.2 同步转发测距系统设计 | 第48-52页 |
| 4.2.1 系统主要技术参数与指标 | 第48-49页 |
| 4.2.2 主辅站测距算法实现方案 | 第49-52页 |
| 4.3 主辅站接收机捕获算法设计 | 第52-57页 |
| 4.3.1 接收机结构设计 | 第52-53页 |
| 4.3.2 正交下变频与重采样算法设计 | 第53-54页 |
| 4.3.3 捕获算法设计 | 第54-57页 |
| 4.4 主辅站接收机跟踪算法设计 | 第57-62页 |
| 4.4.1 载波跟踪算法设计 | 第57-59页 |
| 4.4.2 伪码跟踪算法设计 | 第59-62页 |
| 4.4.3 伪码测距精度分析 | 第62页 |
| 4.5 本章小结 | 第62-63页 |
| 第5章 高精度时间同步脉冲产生实现方法 | 第63-68页 |
| 5.1 引言 | 第63页 |
| 5.2 高精度同步脉冲生成模块设计 | 第63-66页 |
| 5.3 测试结果及分析 | 第66-67页 |
| 5.4 小结 | 第67-68页 |
| 总结 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 攻读学位期间发表论文与研究成果清单 | 第72-73页 |
| 致谢 | 第73页 |
