| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状及发展方向 | 第12-13页 |
| 1.3 论文的研究内容和创新点 | 第13-14页 |
| 1.4 论文的章节安排 | 第14-16页 |
| 第二章 量子信息与量子可逆逻辑电路 | 第16-28页 |
| 2.1 量子信息 | 第16-18页 |
| 2.1.1 单量子比特 | 第16-17页 |
| 2.1.2 多量子比特 | 第17-18页 |
| 2.2 量子逻辑门 | 第18-25页 |
| 2.2.1 单比特量子门 | 第18-20页 |
| 2.2.2 多比特量子门 | 第20-25页 |
| 2.3 量子可逆逻辑电路 | 第25-27页 |
| 2.3.1 量子可逆逻辑电路的性能指标 | 第25-26页 |
| 2.3.2 量子可逆逻辑电路综合方法 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 三值量子逻辑电路的优化规则研究及优化算法设计 | 第28-56页 |
| 3.1 三值量子逻辑概述 | 第28-36页 |
| 3.1.1 三值量子比特 | 第28-29页 |
| 3.1.2 三值量子逻辑基本门 | 第29-33页 |
| 3.1.3 三值Toffoli门的扩展 | 第33-36页 |
| 3.2 三位三值Toffoli门的级联优化规则研究 | 第36-44页 |
| 3.2.1 三位三值Toffoli门级联的交换规则 | 第36-37页 |
| 3.2.2 三位三值Toffoli门级联的删除规则 | 第37-38页 |
| 3.2.3 三位三值Toffoli门级联的合并规则 | 第38-39页 |
| 3.2.4 三位三值Toffoli门级联的直接化简规则 | 第39-41页 |
| 3.2.5 三位三值Toffoli门级联的优化替换规则 | 第41-44页 |
| 3.3 n位三值Toffoli门的级联优化规则研究 | 第44-49页 |
| 3.3.1 n位三值Toffoli门级联的交换规则 | 第44-45页 |
| 3.3.2 n位三值Toffoli门级联的删除规则 | 第45页 |
| 3.3.3 n位三值Toffoli门级联的合并规则 | 第45-46页 |
| 3.3.4 n位三值Toffoli门级联的直接化简规则 | 第46-47页 |
| 3.3.5 n位三值Toffoli门级联的优化替换规则 | 第47-49页 |
| 3.4 基于规则的三值量子逻辑电路优化算法设计 | 第49-54页 |
| 3.4.1 基于规则的三值量子逻辑电路优化算法 | 第49-51页 |
| 3.4.2 优化算法的实验结果与分析 | 第51-54页 |
| 3.5 本章小结 | 第54-56页 |
| 第四章 三值量子全加器、全减器、加减器的优化设计 | 第56-69页 |
| 4.1 三值量子全加器的优化设计 | 第56-60页 |
| 4.1.1 一位三值量子全加器的优化设计 | 第56-59页 |
| 4.1.2 n位三值量子全加器的优化设计 | 第59-60页 |
| 4.2 三值量子全减器的优化设计 | 第60-64页 |
| 4.2.1 一位三值量子全减器的优化设计 | 第60-63页 |
| 4.2.2 n位三值量子全减器的优化设计 | 第63-64页 |
| 4.3 三值量子加减器的综合设计 | 第64-67页 |
| 4.3.1 一位三值量子加减器的优化设计 | 第64-66页 |
| 4.3.2 n位三值量子加减器的优化设计 | 第66-67页 |
| 4.4 设计结果分析与对比 | 第67-68页 |
| 4.5 本章小结 | 第68-69页 |
| 第五章 三值量子乘法器的优化设计 | 第69-77页 |
| 5.1 经典计算机的乘法器设计原理 | 第69-72页 |
| 5.1.1 乘法原理 | 第69页 |
| 5.1.2 迭代乘法器 | 第69-71页 |
| 5.1.3 阵列乘法器的组成原理 | 第71-72页 |
| 5.2 三值量子乘法器的优化设计 | 第72-76页 |
| 5.2.1 一位三值量子乘法器的优化设计 | 第72-75页 |
| 5.2.2 n×n位三值量子乘法器的优化设计 | 第75-76页 |
| 5.3 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 参考文献 | 第79-85页 |
| 致谢 | 第85-86页 |
| 附录:攻读硕士期间参加的项目及成果 | 第86页 |
