雷达调制方式识别技术研究与实现
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12页 |
| 1.2 课题国内外研究现状 | 第12-14页 |
| 1.3 本文主要内容 | 第14-16页 |
| 第2章 雷达信号脉内调制方式识别 | 第16-25页 |
| 2.1 雷达信号的特征分析 | 第16-21页 |
| 2.1.1 调相信号特征分析 | 第16-17页 |
| 2.1.2 调频信号特征分析 | 第17-21页 |
| 2.2 识别方法及仿真分析 | 第21-24页 |
| 2.2.1 整体识别流程 | 第21-22页 |
| 2.2.2 相位调制信号识别方法 | 第22-23页 |
| 2.2.3 频率调制信号识别方法 | 第23-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第3章 雷达信号指纹特征与极化方式识别 | 第25-38页 |
| 3.1 雷达信号指纹特征识别 | 第25-29页 |
| 3.1.1 现有的指纹识别方法 | 第25-26页 |
| 3.1.2 脉冲包络前沿预处理 | 第26-27页 |
| 3.1.3 脉冲包络前沿匹配性表征 | 第27页 |
| 3.1.4 实测数据实验 | 第27-29页 |
| 3.2 雷达信号极化方式识别 | 第29-37页 |
| 3.2.1 雷达信号的极化方式 | 第30页 |
| 3.2.2 虚拟极化的信号表征 | 第30-32页 |
| 3.2.3 最小幅度输出准则识别 | 第32-33页 |
| 3.2.4 幅度比和相位差识别法 | 第33-34页 |
| 3.2.5 识别方法仿真分析 | 第34-35页 |
| 3.2.6 实际测试 | 第35-37页 |
| 3.3 本章小结 | 第37-38页 |
| 第4章 调制方式识别系统硬件设计 | 第38-51页 |
| 4.1 系统硬件结构框图 | 第38-40页 |
| 4.2 高速数据采集部分 | 第40-43页 |
| 4.2.1 ADC芯片选型 | 第40-41页 |
| 4.2.2 ADC外围电路 | 第41-42页 |
| 4.2.3 ADC时钟电路 | 第42-43页 |
| 4.2.4 ADC电源 | 第43页 |
| 4.3 FPGA电路设计部分 | 第43-45页 |
| 4.3.1 FPGA芯片选型 | 第43-44页 |
| 4.3.2 FPGA配置电路 | 第44页 |
| 4.3.3 FPGA电源电路 | 第44-45页 |
| 4.4 DSP电路设计部分 | 第45-50页 |
| 4.4.1 DSP芯片选型 | 第45-46页 |
| 4.4.2 DSP时钟电路 | 第46-47页 |
| 4.4.3 DSP外围电路 | 第47-48页 |
| 4.4.4 DSP JTAG电路 | 第48-49页 |
| 4.4.5 DSP电源电路 | 第49-50页 |
| 4.5 板内互连及外部接口部分 | 第50页 |
| 4.5.1 板内互连部分 | 第50页 |
| 4.5.2 外部接口部分 | 第50页 |
| 4.6 本章小结 | 第50-51页 |
| 第5章 调制方式识别系统软件设计与测试 | 第51-63页 |
| 5.1 系统软件总体结构图 | 第51-52页 |
| 5.2 ADC数据接收及解串模块 | 第52-53页 |
| 5.2.1 AD9520-3控制模块 | 第52-53页 |
| 5.2.2 数据解串模块 | 第53页 |
| 5.3 调制方式识别模块 | 第53-58页 |
| 5.3.1 3dB带宽测量 | 第53-54页 |
| 5.3.2 频率调制信号识别 | 第54-55页 |
| 5.3.3 相位调制信号识别 | 第55-57页 |
| 5.3.4 调制方式识别测试 | 第57-58页 |
| 5.4 指纹特征识别模块 | 第58-60页 |
| 5.4.1 包络上升沿采集 | 第58-59页 |
| 5.4.2 相像系数计算 | 第59页 |
| 5.4.3 指纹特征识别测试 | 第59-60页 |
| 5.5 极化方式识别模块 | 第60-62页 |
| 5.5.1 JPL近似求幅度 | 第60-61页 |
| 5.5.2 极化识别流程 | 第61-62页 |
| 5.5.3 极化方式识别测试 | 第62页 |
| 5.6 本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-70页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录A | 第72页 |
