高性能向量协处理器的运算单元设计与FPGA实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本文的主要工作 | 第10页 |
| 1.4 论文组织 | 第10-12页 |
| 第二章 Altivec协处理器的顶层架构 | 第12-16页 |
| 2.1 Altivec技术介绍 | 第12-13页 |
| 2.2 Altivec协处理器的顶层架构 | 第13-16页 |
| 第三章 运算单元设计 | 第16-34页 |
| 3.1 向量浮点运算单元设计 | 第16-28页 |
| 3.1.1 基于查找表和乘法的算法 | 第16-19页 |
| 3.1.2 误差分析 | 第19-26页 |
| 3.1.3 硬件设计 | 第26-28页 |
| 3.2 向量复杂定点运算单元的设计 | 第28-31页 |
| 3.2.1 向量复杂定点运算单元的顶层设计 | 第28-30页 |
| 3.2.2 向量复杂定点运算单元字模块的设计 | 第30-31页 |
| 3.3 读写数据LoadStore模块设计 | 第31-34页 |
| 第四章 主处理器和协处理器耦合和综合 | 第34-41页 |
| 4.1 主处理器和协处理器的耦合 | 第34-38页 |
| 4.2 综合结果 | 第38-41页 |
| 4.2.1 Synopsis综合结果 | 第38-40页 |
| 4.2.2 Xilinx综合结果 | 第40-41页 |
| 第五章 总结与展望 | 第41-44页 |
| 5.1 全文工作总结 | 第41-42页 |
| 5.2 未来工作展望 | 第42-44页 |
| 参考文献 | 第44-48页 |
| 发表论文和参加科研情况说明 | 第48-49页 |
| 致谢 | 第49-50页 |
