基于G.729A的多路语音处理系统的设计与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-11页 |
| ·课题研究背景及意义 | 第7页 |
| ·国内外研究现状及发展趋势 | 第7-8页 |
| ·低码率语音编解码标准介绍 | 第8-9页 |
| ·本文主要工作及章节安排 | 第9-10页 |
| ·论文主要工作 | 第9-10页 |
| ·论文章节安排 | 第10页 |
| ·本章小结 | 第10-11页 |
| 2 语音处理系统总体方案设计 | 第11-18页 |
| ·G.729A 编解码标准介绍 | 第11-12页 |
| ·硬件系统方案设计 | 第12-13页 |
| ·各模块选型及功能介绍 | 第13-17页 |
| ·语音接口部分 | 第13-14页 |
| ·AD/DA 部分 | 第14-15页 |
| ·语音信号时序控制部分 | 第15页 |
| ·语音编解码器部分 | 第15-16页 |
| ·系统控制器部分 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 语音处理系统硬件设计 | 第18-38页 |
| ·系统电源及复位部分 | 第18-21页 |
| ·系统电源部分 | 第18-20页 |
| ·系统复位部分 | 第20-21页 |
| ·系统时钟管理单元 | 第21-23页 |
| ·时钟电路设计 | 第21页 |
| ·时钟管理模块的配置 | 第21-23页 |
| ·语音信号接口部分 | 第23-27页 |
| ·接口电路整体设计 | 第23-24页 |
| ·音频接口设计 | 第24-27页 |
| ·语音信号时序控制部分 | 第27-29页 |
| ·FPGA 时序电路设计 | 第27-28页 |
| ·时序仿真分析 | 第28-29页 |
| ·语音处理系统编解码器部分 | 第29-34页 |
| ·编解码器部分电路设计 | 第29-32页 |
| ·编解码器外围电路设计 | 第32页 |
| ·编解码器自启功能设计 | 第32-34页 |
| ·编解码器混音功能设计 | 第34页 |
| ·语音处理系统控制器部分 | 第34-37页 |
| ·硬件电路设计 | 第34-35页 |
| ·PCI 总线通信 | 第35-37页 |
| ·控制器外围电路设计 | 第37页 |
| ·本章小结 | 第37-38页 |
| 4 语音处理系统软件设计 | 第38-48页 |
| ·编码器原理 | 第38-40页 |
| ·解码器原理 | 第40页 |
| ·编解码算法软件设计 | 第40-41页 |
| ·优化的 G.729A 编解码算法实现 | 第41-47页 |
| ·多级搜索加速 | 第42-44页 |
| ·固定码书搜索加速 | 第44-47页 |
| ·DSP 软件定点化 | 第47页 |
| ·本章小结 | 第47-48页 |
| 5 语音处理系统调试 | 第48-53页 |
| ·系统测试及结果分析 | 第48-52页 |
| ·系统测试 | 第48-49页 |
| ·语音质量评价 | 第49-52页 |
| ·系统处理性能测试 | 第52页 |
| ·本章小结 | 第52-53页 |
| 6 总结与展望 | 第53-54页 |
| ·本文工作总结 | 第53页 |
| ·展望 | 第53-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 附录 | 第57页 |
