| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·论文的选题背景和研究意义 | 第7-8页 |
| ·本文的主要工作 | 第8-12页 |
| 第二章 PCIe 接口设计 | 第12-26页 |
| ·PCI Express | 第12-15页 |
| ·PCIe 系统基本架构 | 第12-13页 |
| ·PCIe 层次体系结构 | 第13-15页 |
| ·Bus Master DMA 控制的 PCIe 接口设计 | 第15-26页 |
| ·TX_Engine | 第17-18页 |
| ·RX_Engine | 第18-19页 |
| ·DMA 控制/状态寄存器 | 第19-20页 |
| ·MSI 中断控制器 | 第20-21页 |
| ·TX_FIFO 和 RX_FIFO | 第21-23页 |
| ·System Generator 实现 DSP 建模 | 第23-26页 |
| 第三章 基于 MicroBlaze 的 AXI4 系统设计 | 第26-49页 |
| ·MicroBlaze 软核简介 | 第26-30页 |
| ·MicroBlaze 的特点 | 第26-27页 |
| ·MicroBlaze 平台的操作系统——Xilkernel | 第27-29页 |
| ·基于 Microblaze 的嵌入式开发流程 | 第29-30页 |
| ·AXI4 简介 | 第30-36页 |
| ·AXI4 的传输机制 | 第31-33页 |
| ·AXI4 读和写地址通道 | 第33页 |
| ·AXI4 读和写数据通道 | 第33页 |
| ·AXI4 写响应通道 | 第33页 |
| ·AXI4 各通道握手信号的依存关系 | 第33-36页 |
| ·AXI4 读交易的握手信号关系 | 第33-34页 |
| ·AXI4 写交易的握手信号关系 | 第34-35页 |
| ·AXI4 写响应的握手信号关系 | 第35-36页 |
| ·Local-Link to AXI4-Stream 模块设计 | 第36-39页 |
| ·AXI4-Stream FIFO 系统设计 | 第39-44页 |
| ·AXI4-Stream FIFO 简介 | 第39-42页 |
| ·基于 AXI4-Stream FIFO 的数据处理系统设计 | 第42-44页 |
| ·AXI4 DDR3 系统设计 | 第44-49页 |
| ·AXI4 DMA 简介 | 第44-46页 |
| ·基于 AXI4 DDR3 的数据处理系统设计 | 第46-49页 |
| 第四章 CSP 对模型的验证和优化 | 第49-56页 |
| ·CSP 简介 | 第49-51页 |
| ·CSP 进程表达式 | 第49-50页 |
| ·CSP 通信 | 第50-51页 |
| ·CSP 对 AXI4 DDR3 系统模型的验证 | 第51-53页 |
| ·CSP 对 AXI4 DDR3 系统模型的优化 | 第53-56页 |
| 第五章 系统的测试仿真和实现 | 第56-72页 |
| ·PCIe 接口的测试和实现 | 第56-59页 |
| ·AXI4-Stream FIFO 系统的测试和实现 | 第59-62页 |
| ·AXI4 DDR3 系统的测试和实现 | 第62-69页 |
| ·CSP 验证 AXI4 DDR3 系统模型的测试结果 | 第69-72页 |
| 第六章 总结与展望 | 第72-74页 |
| ·本文的工作总结 | 第72-73页 |
| ·未来的工作展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 发表论文和参加科研情况说明 | 第77-78页 |
| 致谢 | 第78页 |
