| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 1 绪论 | 第7-12页 |
| ·课题的背景意义 | 第7-8页 |
| ·锁相环技术的发展及研究现状 | 第8-10页 |
| ·锁相环研究的现状 | 第8-9页 |
| ·锁相环技术的分类 | 第9-10页 |
| ·现有形势下并网逆变器对锁相环的要求 | 第10-11页 |
| ·本文的研究内容 | 第11-12页 |
| 2 锁相环的基本原理 | 第12-18页 |
| ·锁相环的结构 | 第12-16页 |
| ·锁相环的锁相过程 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 并网逆变器中软件锁相环的设计及仿真 | 第18-46页 |
| ·单同步坐标系软件锁相环 | 第18-27页 |
| ·基本原理 | 第18-19页 |
| ·SSRF-SPLL的数学模型及误差分析 | 第19-20页 |
| ·SSRF-SPLL的仿真模型设计及分析 | 第20-25页 |
| ·SSRF-SPLL在三相电压不平衡下的表现及仿真 | 第25-27页 |
| ·双同步坐标系解耦软件锁相环 | 第27-34页 |
| ·DDSRF-SPLL的基本理论 | 第27-29页 |
| ·控制参数设计 | 第29-30页 |
| ·DDSRF-SPLL的仿真设计 | 第30-34页 |
| ·基于二阶广义积分的软件锁相环 | 第34-45页 |
| ·使用对称分量法提取正序分量 | 第34-35页 |
| ·基于二阶广义积分的相序分离办法 | 第35-38页 |
| ·SOGI-SPLL的结构及分析 | 第38-39页 |
| ·SOGI-SPLL的仿真研究 | 第39-45页 |
| ·本章小结 | 第45-46页 |
| 4 基于TMS320F28335的锁相环系统的设计 | 第46-57页 |
| ·DSP芯片简介 | 第46-48页 |
| ·TMS320F28335的优势 | 第46-47页 |
| ·A/D采样模块功能 | 第47-48页 |
| ·硬件电路的设计 | 第48-50页 |
| ·总体结构设计 | 第48-49页 |
| ·信号调理电路设计 | 第49-50页 |
| ·系统的软件设计 | 第50-54页 |
| ·DSP软件开发环境介绍 | 第50-51页 |
| ·软件流程图 | 第51-53页 |
| ·提高运算速度的措施 | 第53-54页 |
| ·实验结果与分析 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 5 总结与展望 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |