| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-20页 |
| ·研究背景 | 第14-17页 |
| ·LTE-A 系统物理链路概述 | 第15-16页 |
| ·Turbo 码简介 | 第16-17页 |
| ·研究现状 | 第17-19页 |
| ·现有 Turbo 译码算法 | 第18页 |
| ·Turbo 并行译码的研究现状 | 第18-19页 |
| ·本文研究工作及内容安排 | 第19-20页 |
| 第二章 LTE-A 系统中的 Turbo 编译码 | 第20-45页 |
| ·Turbo 编码 | 第20-27页 |
| ·基本 Turbo 编码 | 第20-22页 |
| ·Turbo 编码中的交织器 | 第22-24页 |
| ·LTE-A 系统中的 Turbo 编码 | 第24-27页 |
| ·Turbo 译码 | 第27-40页 |
| ·基本迭代译码结构 | 第28-29页 |
| ·Turbo 译码算法 | 第29-40页 |
| ·Turbo 码的并行译码 | 第40-44页 |
| ·SISO 译码器级的并行 | 第40-41页 |
| ·Turbo 译码算法级的并行 | 第41-44页 |
| ·本章小结 | 第44-45页 |
| 第三章 3GPP LTE Turbo 编码架构设计与实现 | 第45-57页 |
| ·Kintex-7 系列器件简介 | 第45-46页 |
| ·编码器总体架构设计 | 第46-47页 |
| ·QPP 交织器设计 | 第47-52页 |
| ·写地址发生器设计 | 第48页 |
| ·读地址发生器设计 | 第48-52页 |
| ·分量编码器实现 | 第52-54页 |
| ·数据选择器实现 | 第54页 |
| ·顶层接口与时序 | 第54-55页 |
| ·仿真结果与资源评估 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 3GPP LTE Turbo 译码仿真与实现 | 第57-77页 |
| ·Turbo 译码算法仿真 | 第57-61页 |
| ·LOG-MAP 与 Max-LOG-MAP 仿真比较 | 第58-60页 |
| ·并行译码仿真 | 第60-61页 |
| ·Turbo 并行译码架构设计与实现 | 第61-76页 |
| ·译码器总体架构设计 | 第61-62页 |
| ·码块分割模块 | 第62-65页 |
| ·SISO 译码器模块 | 第65-69页 |
| ·并行交织与并行解交织模块 | 第69-73页 |
| ·硬判决模块 | 第73页 |
| ·顶层接口与时序 | 第73-74页 |
| ·仿真结果与资源评估 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第五章 总结与展望 | 第77-79页 |
| ·总结 | 第77页 |
| ·展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第83-84页 |
