C波段捷变频锁相频率源研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-14页 |
| ·课题背景及研究意义 | 第11页 |
| ·捷变频锁相频率源的国内外研究现状 | 第11-12页 |
| ·本论文的内容、主要工作及结构 | 第12-14页 |
| 第二章 锁相频率合成技术 | 第14-28页 |
| ·锁相环基本组成 | 第14-18页 |
| ·锁相环线性化相位模型与传递函数 | 第18-19页 |
| ·锁相环路的频率响应 | 第19-21页 |
| ·锁相环的稳定性分析 | 第21-23页 |
| ·锁相环的跟踪特性 | 第23页 |
| ·锁相环的捕获特性 | 第23-24页 |
| ·锁相环路的噪声特性 | 第24-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 C 波段捷变频锁相频率源设计 | 第28-63页 |
| ·设计指标 | 第28页 |
| ·方案比较 | 第28-32页 |
| ·小数分频锁相环方案 | 第28-29页 |
| ·锁相环与 DDS 混频方案 | 第29-30页 |
| ·DDS 倍频方案 | 第30页 |
| ·双锁相环“乒乓”原理方案 | 第30-31页 |
| ·锁相环变带宽方案 | 第31页 |
| ·锁相环预置电压方案 | 第31-32页 |
| ·系统方案设计 | 第32-37页 |
| ·系统方案 | 第32-33页 |
| ·关键器件的选取 | 第33-37页 |
| ·鉴相器芯片选择 | 第33-34页 |
| ·压控振荡器芯片选择 | 第34-35页 |
| ·稳压芯片选择 | 第35页 |
| ·数模转换器芯片选择 | 第35-36页 |
| ·模数转换器芯片选择 | 第36-37页 |
| ·方案指标分析 | 第37-43页 |
| ·相位噪声分析 | 第37-41页 |
| ·锁相环路相位噪声估算 | 第37-38页 |
| ·电压预置部分相位噪声估算 | 第38-41页 |
| ·系统的噪声估算 | 第41页 |
| ·杂散分析 | 第41-42页 |
| ·变频时间分析 | 第42-43页 |
| ·各个模块设计 | 第43-62页 |
| ·锁相环路的设计 | 第43-46页 |
| ·电压预置部分设计 | 第46-51页 |
| ·电压合路器设计 | 第51-52页 |
| ·电压采集模块设计 | 第52-55页 |
| ·电源设计 | 第55-56页 |
| ·FPGA 控制部分设计 | 第56-60页 |
| ·PCB 设计 | 第60-62页 |
| ·PCB 布局与布线 | 第60-61页 |
| ·接地设计 | 第61页 |
| ·去耦设计 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第四章 实物与测试结果 | 第63-74页 |
| ·实物及测试设备 | 第63-65页 |
| ·调试与测试结果 | 第65-73页 |
| ·相位噪声测试结果 | 第65-66页 |
| ·杂散测试结果 | 第66-69页 |
| ·变频时间测试 | 第69-72页 |
| ·测试结果分析 | 第72-73页 |
| ·本章小结 | 第73-74页 |
| 第五章 结束语 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间取得的科研成果 | 第79-80页 |
