USB数字I/O模块硬件设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题来源及研究意义 | 第9-10页 |
| ·课题任务 | 第10-11页 |
| ·本文结构安排 | 第11-12页 |
| 第二章 数字I/O模块总体方案设计 | 第12-18页 |
| ·USB数字I/O模块的指标要求 | 第12-13页 |
| ·数字I/O模块工作模式简介 | 第13页 |
| ·数字I/O模块硬件组成框图 | 第13-15页 |
| ·课题设计方法 | 第15-18页 |
| 第三章 USB数字I/O模块硬件电路设计 | 第18-32页 |
| ·USB总线接口设计 | 第18-23页 |
| ·USB总线介绍 | 第18-20页 |
| ·接口芯片CY7C68013简介 | 第20-21页 |
| ·USB总线接口电路设计 | 第21-22页 |
| ·ESD保护电路设计 | 第22页 |
| ·I~2C串行总线电路设计 | 第22-23页 |
| ·FPGA配置电路设计 | 第23-25页 |
| ·AS配置 | 第23-24页 |
| ·JTAG配置 | 第24-25页 |
| ·数字I/O存储器电路设计 | 第25-27页 |
| ·IS61WV5128芯片简介 | 第25-26页 |
| ·SRAM电路设计 | 第26-27页 |
| ·数字I/O双向电平驱动电路设计 | 第27-29页 |
| ·74ALVC164245芯片简介 | 第27-28页 |
| ·双向电平驱动电路设计 | 第28-29页 |
| ·电源电路设计 | 第29-30页 |
| ·电路板的抗干扰设计 | 第30-32页 |
| ·信号完整性问题 | 第30-31页 |
| ·印制电路板的绘制 | 第31-32页 |
| 第四章 USB数字I/O模块逻辑设计 | 第32-62页 |
| ·QUARTUS Ⅱ和VERILOG HDL | 第32-33页 |
| ·数字I/O模块逻辑电路总体设计 | 第33-36页 |
| ·FPGA内部逻辑框图 | 第34-35页 |
| ·控制寄存器设计 | 第35-36页 |
| ·USB接口逻辑设计 | 第36-37页 |
| ·地址译码逻辑设计 | 第37-38页 |
| ·数据存储与读取逻辑设计 | 第38-42页 |
| ·双向I/O逻辑设计 | 第39页 |
| ·USB总线读写SRAM流程图 | 第39-41页 |
| ·USB总线读写SRAM逻辑设计 | 第41-42页 |
| ·SRAM读写时序设计 | 第42-49页 |
| ·时钟电路设计 | 第43-45页 |
| ·倍频电路设计 | 第43页 |
| ·分频电路设计 | 第43-45页 |
| ·SRAM控制信号产生设计 | 第45-49页 |
| ·SRAM时序分析 | 第45-47页 |
| ·地址计数时钟和读写控制信号设计 | 第47-49页 |
| ·数据发送和数据采集逻辑设计 | 第49-62页 |
| ·数据发送功能逻辑设计 | 第49-51页 |
| ·数据发送逻辑框图 | 第49-50页 |
| ·发送方式选取流程图 | 第50-51页 |
| ·数据采集逻辑电路设计 | 第51-55页 |
| ·数据采集流程图 | 第51-53页 |
| ·触发通道选择 | 第53页 |
| ·触发方式选择流程图 | 第53-55页 |
| ·SRAM地址计数器设计 | 第55-62页 |
| ·计数器使能信号设计 | 第56-57页 |
| ·计数器清零信号设计 | 第57-58页 |
| ·存储深度设计 | 第58-60页 |
| ·计数器计数方式设计 | 第60-62页 |
| 第五章 USB数字I/O模块调试与验证 | 第62-69页 |
| ·I/O模块硬件调试 | 第62-64页 |
| ·冷板调试 | 第62-63页 |
| ·上电调试 | 第63-64页 |
| ·数字I/O模块功能调试 | 第64-68页 |
| ·调试中遇到的问题及解决方法 | 第68-69页 |
| 第六章 结论 | 第69-71页 |
| 第七章 展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |
| 附录 | 第74-75页 |
| 攻硕期间取得的研究成果 | 第75页 |
