| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-16页 |
| ·课题背景及研究意义 | 第8-9页 |
| ·合成孔径雷达的现状和发展趋势 | 第9-12页 |
| ·DSP的现状和发展趋势 | 第12页 |
| ·DSP系统设计的基本框架 | 第12-14页 |
| ·课题的主要研究内容及安排 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 第2章 系统核心芯片 TMS320VC5402 的硬件特性 | 第16-25页 |
| ·DSP综述 | 第16-17页 |
| ·DSP芯片选择 | 第17页 |
| ·TMS320VC5402 芯片的硬件特性 | 第17-24页 |
| ·总线结构 | 第21页 |
| ·内部存储器 | 第21-22页 |
| ·中央处理器CPU | 第22页 |
| ·数据存储器寻址 | 第22页 |
| ·程序存储器寻址 | 第22-23页 |
| ·流水线操作 | 第23页 |
| ·片上外设 | 第23页 |
| ·外部总线接口 | 第23页 |
| ·IEEE 1149. 1 标准的逻辑扫描电路 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第3章 DSP最小系统设计 | 第25-31页 |
| ·本部分的总体框架 | 第25-26页 |
| ·电源芯片的选择与DSP供电电路的设计 | 第26-28页 |
| ·复位电路的设计 | 第28页 |
| ·时钟电路的设计 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第4章 DSP外部存储器的扩展和串行通信接口 | 第31-51页 |
| ·DSP的外部存储器扩展 | 第31-38页 |
| ·片外扩展的数据存储器SRAM | 第31-33页 |
| ·片外扩展的程序存储器FLASH | 第33-37页 |
| ·CY7C1021BV33 和AM29LV800B的连接方法 | 第37-38页 |
| ·缓冲器BUFFERS | 第38-41页 |
| ·数据总线缓冲芯片：SN74LVTH16245 | 第39页 |
| ·地址总线缓冲芯片：SN74LVTH16244 | 第39-40页 |
| ·缓冲器芯片的连接原理图 | 第40-41页 |
| ·DSP和PC的接口UART | 第41-49页 |
| ·异步通信芯片TL16C550C的引脚介绍 | 第42-44页 |
| ·异步通信芯片TL16C550C的内部结构 | 第44-47页 |
| ·异步通信芯片TL16C550C的内部寄存器 | 第47-48页 |
| ·TL16C550C的控制电路的设计和外部晶振的选择 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第5章 本系统调试和结果 | 第51-64页 |
| ·器件的焊接与电路板的检测 | 第51-53页 |
| ·系统的调试及结果 | 第53-63页 |
| ·DSP的核心芯片的调试 | 第54页 |
| ·DSP系统串口调试和调试结果 | 第54-63页 |
| ·本章小结 | 第63-64页 |
| 结论 | 第64-66页 |
| 参考文献 | 第66-71页 |
| 致谢 | 第71-72页 |
| 个人简历 | 第72页 |
