| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-10页 |
| 1 引言 | 第10-18页 |
| ·信道编码技术的背景 | 第10-15页 |
| ·信道编码发展历史 | 第10-12页 |
| ·数字电视中的编码技术及研究现状 | 第12-15页 |
| ·论文的选题和动机 | 第15-16页 |
| ·论文的主要工作与结构安排 | 第16-18页 |
| 2 LDPC码的基本介绍 | 第18-30页 |
| ·LDPC码概述 | 第18-22页 |
| ·LDPC码的矩阵表示 | 第19-20页 |
| ·LDPC码的Tanner图表示 | 第20-21页 |
| ·LDPC码的的度的表示 | 第21-22页 |
| ·LDPC码的主要编码方式 | 第22-29页 |
| ·传统编码方式 | 第22-23页 |
| ·基于LU分解的编码方式 | 第23-24页 |
| ·基于近似下三角的有效编码方式 | 第24-26页 |
| ·基于QC-LDPC的编码方式 | 第26-27页 |
| ·基于IRA码差分编码方式 | 第27-28页 |
| ·基于雅可比迭代的编码方式 | 第28-29页 |
| ·不同编码方式的比较 | 第29页 |
| ·本章小结 | 第29-30页 |
| 3 DMB-TH标准中LDPC码编码器设计及FPGA实现 | 第30-48页 |
| ·DMB-TH标准及前向纠错模块的介绍 | 第30-32页 |
| ·DMB-TH标准中LDPC码编码器设计 | 第32-34页 |
| ·DMB-TH标准中LDPC码编码方式选择 | 第32-33页 |
| ·DMB-TH标准中LDPC码编码器的结构设计 | 第33-34页 |
| ·LDPC码编码器FPGA实现平台及使用软件介绍 | 第34-36页 |
| ·现场可编程阵列FPGA的基本结构 | 第35-36页 |
| ·QUARTUS软件及VHDL语言介绍 | 第36页 |
| ·DMB-TH标准中LDPC码编码器的FPGA实现 | 第36-45页 |
| ·FPGA芯片的选择 | 第36-37页 |
| ·DMB-TH标准中单一码率的LDPC码编码器的实现 | 第37-43页 |
| ·DMB-TH标准中三种码率LDPC码编码器的实现 | 第43-45页 |
| ·DMB-TH标准中LDPC码编码器的测试 | 第45-46页 |
| ·本章小结 | 第46-48页 |
| 4 CMMB标准中LDPC码编码器的设计及FPGA实现 | 第48-72页 |
| ·CMMB标准的介绍 | 第48-50页 |
| ·基于LU分解的CMMB标准中LDPC码编码器的设计 | 第50-59页 |
| ·CMMB标准中H矩阵介绍及编码方式选择 | 第50-52页 |
| ·现有不同LU分解算法性能仿真 | 第52-54页 |
| ·提出一种改进型的LU分解算法 | 第54-56页 |
| ·CMMB标准中LDPC码编码器的设计 | 第56-59页 |
| ·CMMB标准中LDPC码编码器FPGA实现 | 第59-70页 |
| ·前向迭代器的实现 | 第60-66页 |
| ·后向迭代器的实现 | 第66页 |
| ·矩阵矢量乘法器的实现 | 第66-69页 |
| ·码字生成模块的实现 | 第69-70页 |
| ·CMMB标准中LDPC码编码器的测试 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 5 DVB-S2标准中的LDPC码编码器的设计 | 第72-78页 |
| ·DVB-S2标准中的前向纠错码 | 第72-73页 |
| ·DVB-S2标准中LDPC码编码 | 第73-74页 |
| ·DVB-S2标准中LDPC码编码器的设计 | 第74-77页 |
| ·本章小结 | 第77-78页 |
| 6 结论 | 第78-80页 |
| 参考文献 | 第80-81页 |
