低相噪Ku波段频率合成器研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 引言 | 第12-16页 |
| ·频率合成技术概述 | 第12-13页 |
| ·频率合成器的性能要求 | 第13-14页 |
| ·课题简介及论文的主要工作 | 第14-16页 |
| 第二章 设计原理 | 第16-39页 |
| ·相位噪声的基本概念 | 第16-18页 |
| ·锁相环基本原理 | 第18-30页 |
| ·锁相环的构成和工作原理 | 第18-22页 |
| ·锁相环的性能分析 | 第22-30页 |
| ·DDS 工作原理 | 第30-32页 |
| ·DDS 的构成和工作原理 | 第30-31页 |
| ·DDS 的性能特点 | 第31-32页 |
| ·间接频率合成技术 | 第32-34页 |
| ·整数分频锁相频率合成技术 | 第32-33页 |
| ·分数分频锁相频率合成技术 | 第33-34页 |
| ·DDS+PLL 组合频综 | 第34-39页 |
| ·DDS 激励PLL 方案 | 第34-36页 |
| ·PLL 内插DDS 组合方案 | 第36页 |
| ·DDS 内环分频式方案 | 第36-37页 |
| ·环外混频式组合方案 | 第37-39页 |
| 第三章 方案设计 | 第39-46页 |
| ·项目简介 | 第39-42页 |
| ·系统功能要求 | 第39-40页 |
| ·指标要求 | 第40-42页 |
| ·方案设计 | 第42-46页 |
| ·设计原则 | 第42-43页 |
| ·系统方案 | 第43-44页 |
| ·系统相位噪声和杂散分析 | 第44-46页 |
| 第四章 功能电路实现 | 第46-64页 |
| ·LFM 信号实现 | 第46-51页 |
| ·DDS 芯片选择 | 第46-50页 |
| ·DDS 电路实现 | 第50-51页 |
| ·S 波段跳频源实现 | 第51-57页 |
| ·PLL 芯片选择 | 第51-52页 |
| ·PLL 电路设计 | 第52-57页 |
| ·倍频分频电路实现 | 第57-59页 |
| ·射频电路实现 | 第59-61页 |
| ·12.8GHz 点频源实现 | 第59-60页 |
| ·混频滤波电路实现 | 第60-61页 |
| ·控制电路实现 | 第61-63页 |
| ·系统相噪杂散性能调试 | 第63-64页 |
| 第五章 系统测试结果分析和总结 | 第64-76页 |
| ·版图与实物 | 第64-68页 |
| ·系统测试 | 第68-74页 |
| ·相噪和杂散测试 | 第68-71页 |
| ·变频时间和平坦度测试 | 第71-73页 |
| ·激励源LFM 信号测量 | 第73-74页 |
| ·测试结果分析 | 第74页 |
| ·项目总结 | 第74-76页 |
| 结论 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 个人简历 | 第80-81页 |
| 攻读硕士学位期间的研究成果 | 第81-82页 |
