| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 致谢 | 第10-11页 |
| 目录 | 第11-14页 |
| 图目录 | 第14-15页 |
| 表目录 | 第15-16页 |
| 第1章 绪论 | 第16-36页 |
| ·可重构计算系统的概念 | 第16-17页 |
| ·可重构计算系统的研究现状 | 第17-30页 |
| ·可重构计算系统的硬件体系结构 | 第17-22页 |
| ·可重构计算系统的理论计算模型 | 第22-24页 |
| ·用于可重构计算系统中的编译工具 | 第24-28页 |
| ·可重构硬件作为功能部件 | 第26页 |
| ·使用自定制可重构硬件作为RCoP | 第26-27页 |
| ·使用FPGA作为RCoP | 第27-28页 |
| ·可重构计算系统中减少系统配置开销的方法 | 第28-30页 |
| ·可重构计算系统中的软硬件代码划分 | 第30-32页 |
| ·本文主要研究内容 | 第32-35页 |
| ·本文组织结构 | 第35-36页 |
| 第2章 FPGA硬件结构建模 | 第36-47页 |
| ·商用主流FPGA的硬件结构 | 第36-38页 |
| ·基于资源种类和位置的FPGA硬件结构建模方法 | 第38-40页 |
| ·FPGA硬件结构模型的描述 | 第40-43页 |
| ·实验评测 | 第43-46页 |
| ·本章小结 | 第46-47页 |
| 第3章 基于IP核的代码转换机制 | 第47-71页 |
| ·代码转换 | 第47-62页 |
| ·IP核库的构建 | 第48-50页 |
| ·流水段划分 | 第50-55页 |
| ·处理循环的输入与输出 | 第55-56页 |
| ·一个代码转换实例 | 第56-59页 |
| ·HDL代码生成 | 第59-60页 |
| ·实验评测 | 第60-62页 |
| ·计算循环在FPGA上的执行时间和配置时间 | 第62-70页 |
| ·计算电路图中单个结点的传输延时 | 第62-64页 |
| ·计算流水段的传输延时 | 第64-67页 |
| ·计算循环体的配置时间 | 第67页 |
| ·实验评测 | 第67-70页 |
| ·本章小结 | 第70-71页 |
| 第4章 循环体对应电路图的布局 | 第71-88页 |
| ·问题描述及算法思想 | 第71-72页 |
| ·空闲资源管理 | 第72-74页 |
| ·计算结点的放置位置 | 第74-79页 |
| ·计算通用资源结点的候选放置点 | 第75-78页 |
| ·计算特殊资源结点的候选放置点 | 第78-79页 |
| ·初始结点的选择 | 第79-80页 |
| ·结点布局 | 第80-82页 |
| ·冲突解决方法 | 第82-84页 |
| ·完整的离线电路图布局算法 | 第84-85页 |
| ·时间和空间复杂度分析 | 第85页 |
| ·算法性能分析 | 第85-86页 |
| ·本章小结 | 第86-88页 |
| 第5章 软硬件代码划分 | 第88-111页 |
| ·系统模型 | 第88-90页 |
| ·应用程序 | 第88-89页 |
| ·底层硬件平台 | 第89-90页 |
| ·输入数据的获取 | 第90页 |
| ·单循环应用程序的软硬件代码划分 | 第90-95页 |
| ·计算循环迭代次数分割点 | 第92-93页 |
| ·算法性能分析 | 第93-95页 |
| ·多循环应用程序软硬件代码划分 | 第95-109页 |
| ·计算链式调度的调度优先级 | 第96-98页 |
| ·配置预取 | 第98-100页 |
| ·数据依赖图中结点的布局 | 第100-102页 |
| ·基于模拟退火和链式调度的离线划分算法SALSPA | 第102-104页 |
| ·基于硬件执行收益和链式调度的在线划分算法HEBLSPA | 第104-106页 |
| ·算法性能分析 | 第106-109页 |
| ·本章小结 | 第109-111页 |
| 第6章 全文总结与展望 | 第111-115页 |
| ·本文工作总结 | 第111-113页 |
| ·进一步工作 | 第113-115页 |
| 参考文献 | 第115-122页 |
| 附录 | 第122-129页 |
| 在论文研究期间撰写的学术论文 | 第129页 |