| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 引言 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·本文的主要工作与内容安排 | 第9-11页 |
| 2 数字解调解扩的基本原理 | 第11-30页 |
| ·二相差分编码理论 | 第11-13页 |
| ·2PSK调制 | 第11-12页 |
| ·2DPSK调制 | 第12-13页 |
| ·2DPSK信号的解调 | 第13页 |
| ·抽样定理 | 第13-17页 |
| ·低通抽样定理 | 第14-15页 |
| ·带通抽样定理 | 第15-17页 |
| ·扩频通信的基本原理 | 第17-19页 |
| ·扩频通信的理论基础 | 第17页 |
| ·扩频通信系统的指标 | 第17-18页 |
| ·扩频通信的特点 | 第18-19页 |
| ·扩频通信的分类 | 第19页 |
| ·直接序列扩频通信系统(DSSS) | 第19-23页 |
| ·直扩通信系统的基本原理 | 第19-21页 |
| ·扩频序列 | 第21页 |
| ·m序列 | 第21-23页 |
| ·本文采用的同步解扩算法结构、工作原理 | 第23-27页 |
| ·伪随机码的同步 | 第23-24页 |
| ·数字匹配滤波器 | 第24-27页 |
| ·本文的工程设计分析 | 第27-30页 |
| 3 中频数字解调解扩器的硬件研制 | 第30-50页 |
| ·硬件总体结构 | 第30页 |
| ·AD6644 A/D转换电路设计 | 第30-33页 |
| ·模拟中频信号输入电路 | 第31-32页 |
| ·编码时钟信号输入电路 | 第32页 |
| ·AD6644的供电和输出负载电路 | 第32-33页 |
| ·FPGA设计 | 第33-36页 |
| ·Virtex-IV系列FPGA简介 | 第33-34页 |
| ·选择XC4VSX35实现双通道中频数字接收机的原因 | 第34-36页 |
| ·FPGA的配置电路设计 | 第36-37页 |
| ·PROM的选择 | 第37-39页 |
| ·电源芯片的选择 | 第39-40页 |
| ·印制板设计 | 第40-48页 |
| ·信号完整性SI的分析 | 第40-44页 |
| ·电源完整性PI的分析和设计 | 第44-47页 |
| ·印制板设计时的其他问题 | 第47-48页 |
| ·电路板实物图 | 第48-50页 |
| 4 中频数字解调解扩器的FPGA编程 | 第50-63页 |
| ·程序设计 | 第52-60页 |
| ·延迟器的实现 | 第53页 |
| ·14bits乘法器的实现 | 第53-55页 |
| ·数字低通滤波器的实现 | 第55页 |
| ·匹配滤波器的实现 | 第55-57页 |
| ·抽样判决器的实现 | 第57页 |
| ·分频器的实现 | 第57-58页 |
| ·顶层模块all_signal的实现 | 第58页 |
| ·接口电路的实现 | 第58-60页 |
| ·逻辑综合与优化设计 | 第60-61页 |
| ·时序约束 | 第60页 |
| ·引脚与区域约束 | 第60-61页 |
| ·配置FPGA | 第61-63页 |
| 5 调试与测试结果 | 第63-70页 |
| ·硬件电路调试 | 第63页 |
| ·软件、硬件的联合调试 | 第63-70页 |
| ·测试框图 | 第64-65页 |
| ·软件测试结果 | 第65-70页 |
| 6 结束语 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |