| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 符号说明 | 第10-11页 |
| 1 背景综述 | 第11-26页 |
| ·UML2.0 | 第11-15页 |
| ·UML2.0 概述 | 第11-13页 |
| ·UML2.0 总体框架结构 | 第13页 |
| ·结构 | 第13-14页 |
| ·行为 | 第14-15页 |
| ·XML1.5 | 第15页 |
| ·视频编码技术发展 | 第15-17页 |
| ·运算密集型任务 | 第17-21页 |
| ·二维离散余弦变换 | 第18-20页 |
| ·SA-DCT | 第20-21页 |
| ·基于UML2.0 的可重构多媒体硬件加速器解决方案的提出 | 第21-24页 |
| ·UML2.0 系统模型到RTL 级实现流程 | 第23页 |
| ·试验方案及可行性分析 | 第23-24页 |
| ·本章小结 | 第24-26页 |
| 2 SA-DCT 算法 | 第26-35页 |
| ·SA-DCT 的基本硬件方法 | 第26-28页 |
| ·Kinane 的偏硬件SA-DCT | 第28-32页 |
| ·奇偶分解单元EOD | 第30-31页 |
| ·可重构的基于加法器的分布算数点积单元 | 第31页 |
| ·部分积加法树 | 第31-32页 |
| ·Chen 的偏软件的SA-DCT | 第32-33页 |
| ·算法推导与分析 | 第32页 |
| ·Chen 算法的体系结构设计 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 3 UML2.0 实现SA-DCT 硬件算法建模 | 第35-50页 |
| ·Kinane 法的UML 设计 | 第35-38页 |
| ·结构图 | 第35-37页 |
| ·行为图 | 第37-38页 |
| ·Chen 法的UML 设计 | 第38-40页 |
| ·结构图 | 第38-39页 |
| ·行为图 | 第39-40页 |
| ·精确至时钟周期的设计规范 | 第40-44页 |
| ·功能性验证 | 第44-48页 |
| ·实验结果分析 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 4 小结和对未来工作的展望 | 第50-52页 |
| 参考文献 | 第52-56页 |
| 致谢 | 第56-57页 |
| 攻读学位期间发表的学术论文 | 第57页 |