摘要 | 第1-7页 |
Abstract | 第7-11页 |
第一章 集成电路与数字多媒体处理的发展 | 第11-18页 |
·当今集成电路的发展概述 | 第11-14页 |
·SoC设计和系统级设计概述 | 第12-13页 |
·IP重用设计方法学概述 | 第13-14页 |
·数字多媒体处理技术及其发展 | 第14-16页 |
·数字视频及其应用 | 第14-15页 |
·数字视频数据压缩的可能性 | 第15-16页 |
·数字视频压缩技术的主要原理 | 第16页 |
·本文的结构及本人完成的工作 | 第16-18页 |
第二章 H.264/AVC视频压缩标准的基本原理 | 第18-28页 |
·H.264编码算法的历史和特点 | 第18-20页 |
·H.264算法的特点 | 第20-21页 |
·TS流的传输以及解析过程 | 第21-24页 |
·H.264编解码原理介绍 | 第24-27页 |
·本章小结 | 第27-28页 |
第三章 SoC芯片架构设计 | 第28-37页 |
·H.264全解码芯片的设计目标 | 第28页 |
·H.264视频解码系统概述及实现方式选择 | 第28-31页 |
·H.264芯片设计流程及验证方式 | 第31-35页 |
·模块设计和RTL实现 | 第32-33页 |
·模块的功能验证 | 第33-34页 |
·模块综合 | 第34页 |
·FPGA原型技术的应用 | 第34-35页 |
·本章小结 | 第35-37页 |
第四章 码流处理硬件模块的设计和实现 | 第37-53页 |
·码流头转换模块设计 | 第37-40页 |
·码流头转换模块功能实现方式 | 第40-46页 |
·码流处理部分的原理 | 第40-41页 |
·码流处理部分的实现方法 | 第41-43页 |
·NAL头的检测并滤除 | 第41-42页 |
·防止竞争字节的检测并滤除 | 第42-43页 |
·字节补齐的若干”0x00”的检测并滤除 | 第43页 |
·NAL边界检测步骤的处理过程 | 第43-45页 |
·NAL边界检测步骤的实现方法 | 第45-46页 |
·码流头转换模块的时钟和硬件资源 | 第46页 |
·Input Buffer Controller模块设计实现 | 第46-52页 |
·Input Buffer Controller的设计基本原理 | 第46-47页 |
·Input Buffer Controller模块设计 | 第47-51页 |
·三个熵解码请求的特点和处理方式 | 第47-48页 |
·Input Buffer Controller内部buffer的设计 | 第48-49页 |
·Input Buffer Controller内部buffer的读写控制 | 第49-50页 |
·slice边界信息的取得 | 第50页 |
·slice边界检测及后续处理过程 | 第50-51页 |
·Input Buffer Controller模块时钟和硬件资源 | 第51-52页 |
·本章小结 | 第52-53页 |
第五章 去块效应预处理模块的设计和实现 | 第53-69页 |
·去块效应预处理模块功能介绍 | 第53-56页 |
·去块效应预处理模块结构设计 | 第56-68页 |
·去块效应预处理模块的硬件结构分析 | 第56-57页 |
·片内SRAM结构和组织方式 | 第57-61页 |
·Data_controller模块设计 | 第61-65页 |
·Data_controller的控制逻辑 | 第61-63页 |
·Data_controller的时钟策略 | 第63-65页 |
·Data_controller的电路组织 | 第65页 |
·本模块和熵解码模块之间数据处理顺序的差别和解决方法 | 第65-67页 |
·其他数据处理模块的设计 | 第67-68页 |
·本章小结 | 第68-69页 |
第六章 设计验证和实现结果 | 第69-72页 |
·设计验证 | 第69-71页 |
·参考软件模型的修改 | 第69-70页 |
·仿真过程的自动化 | 第70页 |
·仿真工具使用和仿真模块的通用性 | 第70-71页 |
·项目实现结果 | 第71页 |
·本人负责的个模块的实现结果 | 第71页 |
·系统的实现结果 | 第71页 |
·本章小结 | 第71-72页 |
第七章 总结与展望 | 第72-73页 |
致谢 | 第73-74页 |
参考文献 | 第74-76页 |
个人简历 在读期间发表的学术论文与研究成果 | 第76页 |