| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 前言 | 第7-17页 |
| ·项目背景 | 第7页 |
| ·几种常见结构ADC的性能比较 | 第7-15页 |
| ·ADC的性能参数 | 第8-11页 |
| ·几种常用ADC的性能比较 | 第11-15页 |
| ·论文内容概述 | 第15-17页 |
| 第二章 Pipelined ADC的基本结构和系统分析 | 第17-28页 |
| ·Pipelined ADC的基本结构和工作流程 | 第17-18页 |
| ·各级分辨率选取和功耗分析 | 第18-20页 |
| ·级分辨率对噪声性能的影响 | 第19页 |
| ·级分辨率对功耗的影响 | 第19-20页 |
| ·Pipelined ADC子系统分析 | 第20-25页 |
| ·前端的采样保持放大器(Front-end SHA) | 第20-23页 |
| ·流水线各级电路结构和工作原理 | 第23-25页 |
| ·数字校正(Digital Error Correction) | 第25-28页 |
| 第三章 12-bit 25MSPs Pipelined ADC 的电路设计 | 第28-51页 |
| ·具体电路结构和工作时序 | 第28-33页 |
| ·各级具体电路结构 | 第28-33页 |
| ·流水线ADC的工作时序 | 第33页 |
| ·Pipelined ADC的非理想特性和误差分析 | 第33-47页 |
| ·热噪声 | 第34-38页 |
| ·级间增益放大器的非理想特性 | 第38-41页 |
| ·MOS开关的非理性特性 | 第41-47页 |
| ·ADC的整体性能指标与电路参数估算 | 第47-51页 |
| ·各级采样电容大小的取值 | 第47-48页 |
| ·各级运放参数确定 | 第48-51页 |
| 第四章 关键模块电路设计和仿真 | 第51-72页 |
| ·Pipelined ADC中运算放大器的设计 | 第51-64页 |
| ·运放的性能参数 | 第51-53页 |
| ·运放结构的选取 | 第53-57页 |
| ·共模反馈(CMFB) | 第57-59页 |
| ·各级运放结构和仿真结果 | 第59-64页 |
| ·比较器的设计 | 第64-69页 |
| ·第一级2.5 bit/stage sub-ADC中的比较器 | 第65-67页 |
| ·其他1.5 bit/stage sub-ADC中的比较器 | 第67-69页 |
| ·自举开关的设计 | 第69-71页 |
| ·整个ADC的功耗估算 | 第71-72页 |
| 第五章 关键模块版图设计 | 第72-75页 |
| ·数模混合电路版图设计概述 | 第72-73页 |
| ·部分电路的版图实现 | 第73-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 发表论文和科研情况说明 | 第78-79页 |
| 致谢 | 第79页 |
