高速信号时频处理系统的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| §1.1 论文产生的背景与意义 | 第7-8页 |
| §1.2 论文的主要工作和内容安排 | 第8-9页 |
| 第二章 高速A/D简介及接口电路设计 | 第9-19页 |
| §2.1 系统概述 | 第9-10页 |
| §2.2 高速A/D变换板简介 | 第10-13页 |
| §2.3 电平逻辑 | 第13-16页 |
| ·电平逻辑概述 | 第13-14页 |
| ·ECL逻辑 | 第14-15页 |
| ·差分LVPECL逻辑 | 第15-16页 |
| §2.4 接口电路 | 第16-19页 |
| 第三章 高速信号的时域处理 | 第19-37页 |
| §3.1 FPGA概述 | 第19-21页 |
| ·引言 | 第19页 |
| ·FPGA结构 | 第19-21页 |
| §3.2 FPGA硬件程序概述 | 第21页 |
| §3.3 格雷码转换 | 第21-23页 |
| ·算法实现 | 第22页 |
| ·查表法实现 | 第22-23页 |
| §3.4 FIR滤波器设计 | 第23-33页 |
| ·中频正交采样基本原理 | 第23-26页 |
| ·数字正交插值的时域实现方法 | 第26-27页 |
| ·数字正交插值的实现 | 第27-29页 |
| ·FIR滤波器的硬件实现 | 第29-33页 |
| §3.5 其它功能模块简介及资源使用情况 | 第33-37页 |
| ·串并转换 | 第33页 |
| ·连续波的缓存及发送控制 | 第33页 |
| ·脉冲波的时域预处理 | 第33-36页 |
| ·系统设计性能及资源使用 | 第36-37页 |
| 第四章 高速信号的频域处理 | 第37-51页 |
| §4.1 DSP器件选择 | 第37-38页 |
| §4.2 ADSP-TS101处理器概述 | 第38-43页 |
| ·ADSP-TS101器件的结构和性能 | 第38-40页 |
| ·ADSP-TS101S的DMA | 第40-41页 |
| ·链路口 | 第41-42页 |
| ·引导加载 | 第42-43页 |
| §4.3 频域处理模块系统设计 | 第43-48页 |
| ·系统时间分析 | 第43-44页 |
| ·系统设计 | 第44-48页 |
| ·该系统与后续系统的连接 | 第48页 |
| §4.4 系统输出 | 第48-51页 |
| 结束语 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-55页 |
| 作者读研期间参加的科研和发表的论文 | 第55-56页 |
