首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--运算器和控制器(CPU)论文

微处理器片内互连的设计优化与分析

图目录第1-9页
表目录第9-10页
摘要第10-11页
ABSTRACT第11-13页
第一章 引言第13-19页
 §1.1 课题研究背景第13-17页
     ·集成电路设计发展现状第13-14页
     ·数字信号处理器的概述第14页
     ·片内互连的现状及发展趋势第14-16页
     ·深亚微米工艺条件下EDA工具的发展趋势第16-17页
 §1.2 本文的主要内容、目的、意义和创新第17页
 §1.3 本文结构第17-19页
第二章 全芯片物理设计优化第19-42页
 §2.1 物理设计的主要流程第19-21页
 §2.2 布局规划第21-29页
     ·芯片尺寸的确定第22-23页
     ·I/O单元的选择及其排列第23-26页
     ·标准单元的排列第26页
     ·硬核的放置第26-28页
     ·布局布线区域的约束设置第28-29页
 §2.3 布局布线设计优化第29-33页
     ·布局设计优化第29-31页
     ·布线设计优化第31-33页
 §2.4 时序收敛和功耗设计优化第33-36页
     ·时序收敛第33-34页
     ·功耗优化第34-36页
 §2.5 可靠性设计优化第36-40页
     ·串扰优化第36-37页
     ·天线效应修复第37-40页
 §2.6 YHFT-Dx设计结果比较第40-41页
 §2.7 本章小结第41-42页
第三章 电源分布网络的设计优化第42-51页
 §3.1 电源分布网络的设计挑战和目标第42页
 §3.2 各类电源/地驱动单元的选择与放置第42-45页
 §3.3 YHFT-Dx数字电源/地分布网络的设计分析第45-49页
 §3.4 YHFT-Dx电源/地分布网络的性能评测第49-50页
 §3.5 本章小结第50-51页
第四章 时钟树设计与分析第51-64页
 §4.1 常见的时钟树设计方法介绍第51-53页
 §4.2 时钟树设计优化方法第53-57页
     ·时钟树设计的延时优化方法第53-56页
     ·时钟树设计的功耗优化方法第56-57页
 §4.3 门控时钟设计第57-59页
     ·门控时钟设计方法介绍第57页
     ·YHFT D4B中的门控时钟设计第57-59页
 §4.4 YHFT系列DSP中时钟树的性能评测第59-63页
     ·时钟树的时序结果第59-60页
     ·时钟树的功耗结果第60-61页
     ·时钟树的布线资源状况第61-63页
 §4.5 本章小结第63-64页
第五章 片上互连总线的设计与分析第64-79页
 §5.1 互连总线设计常见架构简介第64-68页
     ·片上互连总线的挑战与特点第64-65页
     ·片上互连总线的几种常用架构介绍第65-67页
     ·YHFT-Dx的外设总线架构第67-68页
 §5.2 YHFT系列DSP的互连总线设计优化方法第68-69页
     ·互连总线功耗模型分析第68-69页
     ·互连总线功耗优化的一般性方法介绍第69页
 §5.3 YHFT系列DSP的互连总线性能评测第69-73页
     ·YHFT系列DSP的互连总线时序统计第70-71页
     ·YHFT系列DSP的互连总线功耗统计第71-72页
     ·YHFT系列DSP的互连总线布线资源统计第72-73页
 §5.4 YHFT系列DSP中采用的两种总线设计方法比较第73-78页
     ·采用多路选择器的总线结构第73-74页
     ·采用三态控制的总线结构第74-76页
     ·设计性能的比较分析第76-78页
 §5.5 本章小结第78-79页
第六章 片上长线互连设计方法研究第79-85页
 §6.1 非流水化设计方法第79-82页
     ·Repeater插入技术第79-81页
     ·低摆幅电路设计第81-82页
 §6.2 流水化信号传输方法第82-84页
     ·Latch插入和FFP设计方法第82-83页
     ·行波流水和源同步设计方法第83-84页
 §6.3 设计性价比第84页
 §6.4 本章小结第84-85页
第七章 结束语第85-87页
 §7.1 本文总结第85-86页
 §7.2 下一步工作设想第86-87页
致谢第87-88页
硕士研究生期间发表的论文第88-89页
参考文献第89-93页

论文共93页,点击 下载论文
上一篇:聚丙烯纤维增强的水泥基、有机-无机复合道路声学材料
下一篇:电化学方法制备纳米纤维聚苯胺