摘要 | 第3-4页 |
abstract | 第4页 |
第1章 绪论 | 第8-14页 |
1.1 国内外研究背景与研究意义 | 第8-10页 |
1.1.1 研究背景 | 第8-10页 |
1.1.2 研究意义 | 第10页 |
1.2 信道建模的发展历程与研究现状 | 第10-11页 |
1.3 RS码的发展历程与研究现状 | 第11-12页 |
1.4 本文主要研究内容 | 第12-14页 |
第2章 RS码的代数基础 | 第14-20页 |
2.1 有限域基础知识 | 第14-17页 |
2.1.1 有限域及其元素 | 第15页 |
2.1.2 本原元与本原多项式 | 第15页 |
2.1.3 有限域运算 | 第15-17页 |
2.2 RS码简介 | 第17-20页 |
2.2.1 RS码相关参数 | 第17页 |
2.2.2 RS码编译码 | 第17-18页 |
2.2.3 性能评价标准 | 第18-20页 |
第3章 新型混合信道的数字化建模 | 第20-30页 |
3.1 随机错误信道模型 | 第20-22页 |
3.1.1 高斯白噪声信道 | 第20-21页 |
3.1.2 二进制对称信道 | 第21-22页 |
3.2 突发错误信道模型 | 第22-26页 |
3.2.1 突发错误信道简化模型 | 第22-23页 |
3.2.2 Gilbert-Elliott模型 | 第23页 |
3.2.3 N-state Markov状态转移模型 | 第23-25页 |
3.2.4 其他突发错误信道模型 | 第25-26页 |
3.3 新型混合信道模型 | 第26-30页 |
3.3.1 数字传输系统 | 第26页 |
3.3.2 信道占比参数 | 第26-28页 |
3.3.3 新型混合信道模型 | 第28-30页 |
第4章 软判决译码中的信道软信息 | 第30-36页 |
4.1 距离测度DM | 第30-32页 |
4.2 对数似然比LLR | 第32-33页 |
4.2.1 BPSK调制下的LLR | 第32-33页 |
4.2.2 16 -QAM调制下的LLR | 第33页 |
4.3 LLR与DM的关系 | 第33-36页 |
第5章 RS码软判决译码算法 | 第36-50页 |
5.1 RS码软判决译码算法概述 | 第36-40页 |
5.1.1 KV算法 | 第36-37页 |
5.1.2 BGMD算法 | 第37-38页 |
5.1.3 LCC及其改进算法 | 第38页 |
5.1.4 PTA算法 | 第38-39页 |
5.1.5 突发错误软判决译码算法 | 第39-40页 |
5.2 基于联合校验子计算的HDD-LCC译码算法 | 第40-44页 |
5.2.1 重数分配 | 第40页 |
5.2.2 校验子计算与更新 | 第40-42页 |
5.2.3 关键方程求解 | 第42-43页 |
5.2.4 多项式选择 | 第43页 |
5.2.5 钱搜索与福尼算法 | 第43-44页 |
5.3 融合式突发错误RS码软判决译码算法BCHDD-LCC | 第44-50页 |
5.3.1 RiBC算法 | 第44-46页 |
5.3.2 BCHDD-LCC算法 | 第46-50页 |
第6章 新型混和信道模型下的RS码软判决译码 | 第50-66页 |
6.1 低复杂度的重数分配算法RCMA | 第50-52页 |
6.2 基于突发错误检测的新型重数分配算法BD-RCMA | 第52-55页 |
6.3 BD-BCHDD-LCC流水线译码器 | 第55-56页 |
6.3.1 BD-BCHDD-LCC串行流水线译码器 | 第55页 |
6.3.2 仿真结果 | 第55-56页 |
6.4 BD-BCHDD-LCC译码器的硬件设计 | 第56-63页 |
6.4.1 重数分配模块BD-RCMA的硬件设计 | 第57页 |
6.4.2 校验子计算模块的硬件设计 | 第57-59页 |
6.4.3 校验子更新模块的硬件设计 | 第59-60页 |
6.4.4 关键方程求解模块的硬件设计 | 第60页 |
6.4.5 多项式选择模块的硬件设计 | 第60-62页 |
6.4.6 钱搜索与福尼算法模块的硬件设计 | 第62-63页 |
6.5 BD-BCHDD-LCC译码器的逻辑综合和性能分析 | 第63-66页 |
第7章 总结与展望 | 第66-68页 |
7.1 总结 | 第66-67页 |
7.2 展望 | 第67-68页 |
参考文献 | 第68-72页 |
发表论文和参加科研情况说明 | 第72-74页 |
致谢 | 第74页 |