一种高精度逐次逼近型模数转换器的研究与设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景 | 第8-9页 |
| 1.2 课题研究的目的及意义 | 第9页 |
| 1.3 国内外研究现状及分析 | 第9-12页 |
| 1.3.1 国外研究的进展 | 第10-11页 |
| 1.3.2 国内研究的进展 | 第11-12页 |
| 1.4 本文的主要研究内容 | 第12-14页 |
| 第2章 逐次逼近型ADC概述 | 第14-24页 |
| 2.1 逐次逼近型ADC的系统结构及作用 | 第14-15页 |
| 2.2 逐次逼近型ADC的工作原理 | 第15-17页 |
| 2.3 逐次逼近型ADC性能参数 | 第17-20页 |
| 2.3.1 静态性能参数 | 第17-19页 |
| 2.3.2 动态性能参数 | 第19-20页 |
| 2.4 逐次逼近型ADC与其他ADC结构的比较 | 第20-23页 |
| 2.4.1 与流水线型ADC相比 | 第20-21页 |
| 2.4.2 与Flash型ADC相比 | 第21-22页 |
| 2.4.3 与 ∑-Δ型ADC相比 | 第22-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 数模转换器的研究与设计 | 第24-37页 |
| 3.1 DAC的工作原理 | 第24-25页 |
| 3.2 DAC的分类 | 第25-30页 |
| 3.2.1 电流按比例缩放DAC | 第25-26页 |
| 3.2.2 电压按比例缩放DAC | 第26-28页 |
| 3.2.3 电荷按比例缩放DAC | 第28-30页 |
| 3.3 DAC的结构设计 | 第30-35页 |
| 3.3.1 自举开关的设计 | 第30-32页 |
| 3.3.2 电容阵列的设计 | 第32-35页 |
| 3.4 本章小结 | 第35-37页 |
| 第4章 比较器的研究与设计 | 第37-51页 |
| 4.1 比较器的典型结构 | 第37-40页 |
| 4.1.1 运放结构比较器 | 第37-38页 |
| 4.1.2 可再生比较器 | 第38-39页 |
| 4.1.3 高速高精度比较器 | 第39-40页 |
| 4.2 比较器的失调校准 | 第40-43页 |
| 4.2.1 输入失调储存校准 | 第40-41页 |
| 4.2.2 输出失调储存校准 | 第41-43页 |
| 4.3 比较器的设计 | 第43-50页 |
| 4.3.1 预放大级的设计 | 第43-46页 |
| 4.3.2 可再生比较器的设计 | 第46-47页 |
| 4.3.3 偏置电路的设计 | 第47页 |
| 4.3.4 比较器的仿真测试 | 第47-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第5章 SAR ADC系统设计及仿真分析 | 第51-60页 |
| 5.1 SAR ADC系统设计 | 第51-54页 |
| 5.2 整体功能仿真测试 | 第54-56页 |
| 5.3 性能测试及分析 | 第56-59页 |
| 5.3.1 动态测试 | 第56-57页 |
| 5.3.2 功耗测试 | 第57-59页 |
| 5.4 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第65-67页 |
| 致谢 | 第67页 |
