摘要 | 第5-7页 |
Abstract | 第7-8页 |
第一章 绪论 | 第12-20页 |
1.1 研究背景 | 第12-14页 |
1.2 电子式互感器研究现状 | 第14-18页 |
1.2.1 电子式互感器原理 | 第14-16页 |
1.2.2 电子式互感器结构 | 第16-17页 |
1.2.3 电子式互感器测试校验技术现状 | 第17-18页 |
1.3 论文工作内容 | 第18-20页 |
第二章 电子式互感器动态响应特性测试方法与仪器 | 第20-29页 |
2.1 电子式互感器动态响应特性测试方法 | 第20-23页 |
2.1.1 电子式互感器动态响应信号特征 | 第21-22页 |
2.1.2 电子式互感器动态响应特性测试仪器性能指标 | 第22-23页 |
2.2 电子式互感器动态响应特性测试仪器组成 | 第23-28页 |
2.2.1 高压运放模块 | 第24-26页 |
2.2.1.1 供电电源 | 第25页 |
2.2.1.2 六通道高压运放 | 第25-26页 |
2.2.2 上位机平台模块 | 第26-27页 |
2.2.2.1 工控PC机硬件平台 | 第26-27页 |
2.2.2.2 上位机软件系统 | 第27页 |
2.2.3 嵌入式控制终端模块 | 第27-28页 |
2.3 本章小结 | 第28-29页 |
第三章 动态响应特性测试终端嵌入式组成架构与开发 | 第29-39页 |
3.1 嵌入式控制终端硬件组成 | 第29-30页 |
3.2 Linux-ARM嵌入式处理器 | 第30-33页 |
3.2.1 ARM硬件平台 | 第30-32页 |
3.2.2 Linux嵌入式操作系统 | 第32页 |
3.2.3 Linux-ARM开发 | 第32-33页 |
3.3 FPGA并行逻辑控制器 | 第33-38页 |
3.3.1 FPGA基本结构 | 第33-35页 |
3.3.2 FPGA的HDL编程 | 第35页 |
3.3.3 FPGA时序分析 | 第35-37页 |
3.3.4 FPGA设计流程 | 第37-38页 |
3.4 本章小结 | 第38-39页 |
第四章 动态响应特性测试终端功能设计 | 第39-69页 |
4.1 数据流通道设计 | 第39-51页 |
4.1.1 ARM与上位机数据协议设计 | 第39-41页 |
4.1.1.1 TCP/IP协议与Socket编程 | 第39-41页 |
4.1.1.2 ARM与上位机数据协议 | 第41页 |
4.1.2 FPGA与ARM的数据接.协议设计 | 第41-45页 |
4.1.2.1 ARM与FPGA接.时序 | 第42-43页 |
4.1.2.2 ARM读/写接.驱动与应用程序编写 | 第43页 |
4.1.2.3 ARM-FPGA数据协议 | 第43-45页 |
4.1.3 SDRAM数据缓存设计 | 第45-51页 |
4.1.3.1 SDRAM缓存结构设计 | 第45-47页 |
4.1.3.2 SDRAM管脚时序约束 | 第47-51页 |
4.2 DAC控制器设计 | 第51-54页 |
4.2.1 DAC接.模块 | 第51-52页 |
4.2.2 DAC数模转换函数 | 第52-53页 |
4.2.3 DAC输出保护模块 | 第53-54页 |
4.3 终端同步设计 | 第54-60页 |
4.3.1 主从模式划分开关与级联 | 第55-56页 |
4.3.2 终端恒温晶振特性与相位保持同步需求 | 第56-58页 |
4.3.3 同步信号设计 | 第58-60页 |
4.4 合并单元接.与延时测定辅助模块设计 | 第60-68页 |
4.4.1 IRIG-B编码模块 | 第60-63页 |
4.4.2 IEC6185092 数据接.与精确延时测定模块 | 第63-68页 |
4.4.2.1 IEC6185092 数据接 | 第64-65页 |
4.4.2.2 IEC6185092 数据协议格式 | 第65-66页 |
4.4.2.3 采样计数值帧检测状态机 | 第66-68页 |
4.5 本章小结 | 第68-69页 |
第五章 电子式互感器动态响应特性测试实验设计 | 第69-75页 |
5.1 实验数据流控制 | 第69-74页 |
5.1.1 常规实验 | 第70页 |
5.1.2 奇异频率实验 | 第70-71页 |
5.1.3 错步实验 | 第71-74页 |
5.2 本章小结 | 第74-75页 |
第六章 总结与展望 | 第75-78页 |
6.1 总结 | 第75-76页 |
6.2 展望 | 第76-78页 |
致谢 | 第78-79页 |
参考文献 | 第79-82页 |
附录 | 第82-84页 |
攻读硕士学位期间的研究成果 | 第84-85页 |