| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 本论文研究的意义 | 第10-11页 |
| 1.2 国内外研究现状及发展趋势 | 第11-13页 |
| 1.2.1 国外研究现状及发展趋势 | 第11-12页 |
| 1.2.2 国内研究现状及发展趋势 | 第12页 |
| 1.2.3 本论文所做的工作 | 第12-13页 |
| 1.3 研究目的 | 第13页 |
| 1.4 研究内容 | 第13-14页 |
| 1.4.1 引入和差调制的 DDS 非线性频域噪声建模 | 第13页 |
| 1.4.2 和差调制优化和预失真补偿等 DDS 宽带杂散抑制算法 | 第13页 |
| 1.4.3 基于相位信息预处理的高速 DDS 实现方法 | 第13-14页 |
| 1.5 本章小结 | 第14-15页 |
| 第2章 频率合成技术的基本理论 | 第15-30页 |
| 2.1 频率合成器 | 第15-19页 |
| 2.1.1 非相干合成法 | 第15页 |
| 2.1.2 相干直接合成法 | 第15-19页 |
| 2.1.3 相干间接频率合成 | 第19页 |
| 2.2 DDS 技术基本理论 | 第19-29页 |
| 2.2.1 DDS 的工作原理 | 第20-24页 |
| 2.2.2 DDS 的性能特点 | 第24-25页 |
| 2.2.3 DDS 的频谱分析 | 第25-29页 |
| 2.2.3.1 理想 DDS 的输出噪声分析 | 第25-26页 |
| 2.2.3.2 实际 DDS 的杂散分析 | 第26-29页 |
| 2.2.4 DDS 的相位噪声分析 | 第29页 |
| 2.3 本章小结 | 第29-30页 |
| 第3章 硬件平台设计方案的实现 | 第30-47页 |
| 3.1 硬件平台方案的总体框图与开发流程 | 第30-33页 |
| 3.2 平台中各模块设计原理及器件选择 | 第33-35页 |
| 3.2.1 主控制单元 FPGA 芯片 | 第33-34页 |
| 3.2.2 数模转换模块 DAC | 第34-35页 |
| 3.2.3 SPI 配置模块 | 第35页 |
| 3.2.4 其他模块说明 | 第35页 |
| 3.3 具体电路设计 | 第35-43页 |
| 3.3.1 DDS 模块电路设计 | 第36-38页 |
| 3.3.2 FPGA 模块电路设计 | 第38-39页 |
| 3.3.3 其他模块电路设计 | 第39-41页 |
| 3.3.4 硬件平台的 PCB 图及实物 | 第41-43页 |
| 3.4 硬件描述语言程序设计 | 第43-46页 |
| 3.4.1 Verilog 程序流程图 | 第43-45页 |
| 3.4.2 DDS 原理在线仿真 | 第45-46页 |
| 3.5 本章小结 | 第46-47页 |
| 第4章 低杂散宽带 DDS 实现理论分析 | 第47-55页 |
| 4.1 针对 DDS 噪声抑制方面的研究方案 | 第47-53页 |
| 4.1.1 DDS 输出相位噪声和杂散数学建模与结构仿真 | 第47-49页 |
| 4.1.2 和差调制优化和预失真补偿噪声抑制算法研究 | 第49-52页 |
| 4.1.3 多种和差调制优化算法结构 | 第52-53页 |
| 4.2 基于相位信息预处理的 DDS 实现方法研究 | 第53-54页 |
| 4.3 本章小结 | 第54-55页 |
| 第5章 系统调试与输出频谱分析 | 第55-63页 |
| 5.1 电路板调试 | 第55页 |
| 5.2 系统功能测试 | 第55-56页 |
| 5.2.1 控制电路的调试 | 第55-56页 |
| 5.2.2 DAC 的调试 | 第56页 |
| 5.3 DDS 输出与结果分析 | 第56-62页 |
| 5.3.1 分析未加入和差调制时的频谱图及杂散分布 | 第56-60页 |
| 5.3.2 加入三种不同结构的和差调制算法时输出频谱及杂散 | 第60-62页 |
| 5.4 本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-71页 |
| 附录 | 第71-79页 |
| 攻读学位期间发表的论文与研究成果清单 | 第79-80页 |
| 致谢 | 第80页 |
