| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第一章 绪论 | 第10-19页 |
| ·课题研究背景及研究目的 | 第10-11页 |
| ·数字语音编码的发展概况 | 第11-12页 |
| ·语音编码主要的几个国际标准 | 第12-14页 |
| ·G.71164kbps脉冲编码调制(PCM) | 第12-13页 |
| ·G.721和G.726自适应差分脉码调制(ADPCM) | 第13页 |
| ·G.72816kbps短时延码激励线性预测编码(LD-CELP) | 第13页 |
| ·G.7298kbps共轭结构代数码激励的语音编码(CS-ACELP) | 第13-14页 |
| ·G.723.15.3/6.3kbps双速率多媒体语音编码(ACELP/MLQ) | 第14页 |
| ·DSP处理器的发展概况 | 第14-15页 |
| ·目前较为主流的DSP生产公司及其产品 | 第15-18页 |
| ·TI公司 | 第15-16页 |
| ·ADI公司 | 第16-17页 |
| ·Motorola公司 | 第17-18页 |
| ·本论文的主要内容及安排 | 第18-19页 |
| 第二章 G.729语音编码的基本原理 | 第19-32页 |
| ·编码器的原理 | 第19-29页 |
| ·预处理过程 | 第20-21页 |
| ·线性预测和矢量量化 | 第21-23页 |
| ·感知加权滤波器与开环基音分析 | 第23-24页 |
| ·脉冲响应的计算与目标信号的计算 | 第24-25页 |
| ·自适应码本搜索 | 第25-26页 |
| ·固定码本的结构和搜索 | 第26-28页 |
| ·增益量化 | 第28-29页 |
| ·存储器的修正 | 第29页 |
| ·解码器的原理 | 第29-30页 |
| ·参量解码过程 | 第29-30页 |
| ·后置处理过程 | 第30页 |
| ·ITU-T所提供的G.729算法的C语言代码 | 第30-31页 |
| ·编码器专用子程序 | 第30-31页 |
| ·解码器专用子程序 | 第31页 |
| ·通用子程序 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第三章 语音系统的硬件设计 | 第32-43页 |
| ·系统总体设计框架 | 第32-33页 |
| ·主要芯片的介绍及选型原因 | 第33-36页 |
| ·DSP芯片TMS320C5402的结构和特性 | 第33-34页 |
| ·A/D(D/A)芯片TLV320AIC23的结构和功能 | 第34-35页 |
| ·外接存储器的特点与功能 | 第35-36页 |
| ·硬件电路的具体设计方案 | 第36-42页 |
| ·C5402与音频芯片AIC23之间的连接 | 第36-37页 |
| ·C5402与外接存储模块之间的连接 | 第37-39页 |
| ·C5402时钟电路的设计 | 第39-40页 |
| ·系统电源模块的设计 | 第40-41页 |
| ·调试接口JATG的设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 语音系统的软件设计 | 第43-62页 |
| ·CCS开发环境及仿真系统简介 | 第43页 |
| ·DSP的主程序设计 | 第43-56页 |
| ·系统初始化程序 | 第44-48页 |
| ·中断的设置 | 第48-50页 |
| ·多通道缓冲串口的配置 | 第50-55页 |
| ·链接文件的编写 | 第55-56页 |
| ·AIC23的驱动程序设计 | 第56-59页 |
| ·CPLD的程序设计 | 第59-61页 |
| ·编程语言和仿真平台的介绍 | 第59-60页 |
| ·软件的具体设计方案 | 第60-61页 |
| ·DSP的自举引导 | 第61页 |
| ·本章小结 | 第61-62页 |
| 第五章 G.729语音编码针对DSP系统的优化及仿真 | 第62-71页 |
| ·程序的优化 | 第62-65页 |
| ·算法的优化 | 第65-68页 |
| ·优化结果分析 | 第68-69页 |
| ·系统仿真分析 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 结论与展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第76-77页 |
| 附录 | 第77-79页 |
